2 TLV320ADCx140/TLV320ADCx120/PCMx120-Q1/PCMx140-Q1 中固有的抗混疊功能

TLV320ADCx140/TLV320ADCx120/PCMx120-Q1/PCMx140-Q1 器件使用 Δ-Σ 模數轉換器來對輸入信號進行數字化處理。該 ADC 結合使用過采樣和噪聲整形功能來實現高性能。圖 2-1 展示了音頻信號鏈的簡化方框圖。

為了提高轉換性能，TLV320ADCx140/TLV320ADCx120/PCMx120-Q1/PCMx140-Q1 不僅會對信號進行過采樣來簡化抗混疊濾波器設計，而且還以調制器頻率 (FMOD) 的倍數在信號傳遞函數中添加陷波。調制器采樣率與輸出采樣率之比被稱為過采樣率 (OSR)?？赡芑殳B到帶內并破壞目標信號的頻帶約為 N×FMOD ±20kHz（N = 1、2、3，以此類推）。調制器傳遞函數中的陷波會嚴重衰減 (> 100dB) 這些頻帶。圖 2-2 展示了調制器的信號傳遞函數。對于 48kHz 的所有倍數和約數，調制器的采樣頻率均設為 6.144MHz。44.1kHz 系列采樣率使用 5.644MHz 的調制器采樣頻率。信號鏈后方的集成式數字濾波器會在每個抽取級處切斷帶外噪聲，從而提供超過 70dB 的阻帶衰減。整體架構無需構建復雜高階外部模擬抗混疊濾波器所需的板載運算放大器和無源器件，因此有助于降低系統成本和縮小整體解決方案尺寸。

TLV320ADCx140/TLV320ADCx120/PCMx120-Q1/PCMx140-Q1 器件的信號鏈能夠耐受輸入端的噪聲/干擾信號（通常無需抗混疊濾波器）。不過，該信號鏈無法承受超過特定限值的噪聲/干擾信號。存在滿量程信號時，輸入端支持的最大集成噪聲（整個帶寬）為 0.0075V（2Vrms 時為 -48dBr）。如果不存在信號，則支持的集成噪聲值為 0.01V（2Vrms 時為 -46 dBr）。請注意，這里假設此輸入噪聲具有等效于二階高通傳遞函數的整形頻譜。對于特定頻率的音調（干擾/信號），圖 2-3 展示了各種頻率條件下都能夠支持音調的振幅，而不會導致調制器飽和。

如果存在高帶外干擾信號/噪聲，建議使用截止頻率為 20kHz 的一階或二階抗混疊濾波器來抑制帶外噪聲/干擾信號，并防止信號鏈出現飽和。