ZHCABE5A May 2021 – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120
對于 24.576MHz 或 22.579MHz MCLK,以下 I2C 腳本將 TLV320ADCx120 和 PCMx120-Q1 配置為控制器模式,GPIO1 作為 MCLK 輸入,以分別實現 48kHz 或 44.1kHz 采樣率:
w 9C 13 a0 # enable controller mode, disable PLL for auto-clock config w 9C 14 48 # FS = 44.1/48k BCLK/fsync ratio = 256 w 9C 16 d8 # MCLK is audio root, use MCLK_ratio_sel, MCLK/Fsync ratio = 512 w 9C 21 a0 # configure GPIO1 as MCLK input