ZHCAAN8F May   2023  – August 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1

1.   1
2.   Jacinto7 AM6x/TDA4x/DRA8x LPDDR4 設計指南
3.   商標
4. 1概述
   1. 1.1 支持文檔
   2. 1.2 支持的電路板設計
   3. 1.3 通用電路板布局指南
   4. 1.4 PCB 堆疊
   5. 1.5 旁路電容器
      1. 1.5.1 大容量旁路電容器
      2. 1.5.2 高速旁路電容器
   6. 1.6 速度補償
5. 2LPDDR4 電路板設計和布局指南
   1. 2.1  LPDDR4 簡介
   2. 2.2  受支持的 LPDDR4 器件的實現
   3. 2.3  LPDDR4 接口原理圖
   4. 2.4  兼容的 JEDEC LPDDR4 器件
   5. 2.5  放置
   6. 2.6  LPDDR4 禁止區域
   7. 2.7  網類別
   8. 2.8  LPDDR4 信號端接
   9. 2.9  LPDDR4 VREF 布線
   10. 2.10 LPDDR4 VTT
   11. 2.11 CK、CMD_ADDR 和 CTRL 拓撲
   12. 2.12 數據組拓撲
   13. 2.13 CK、CMD_ADDR 和 CTRL 布線規格
   14. 2.14 數據組布線規格
   15. 2.15 通道、字節和位交換
6. 3LPDDR4 電路板設計仿真
   1. 3.1 電路板模型提取
   2. 3.2 電路板模型驗證
   3. 3.3 S 參數檢查
   4. 3.4 時域反射法 (TDR) 分析
   5. 3.5 仿真完整性分析
      1. 3.5.1 仿真設置
      2. 3.5.2 仿真參數
      3. 3.5.3 仿真目標
         1. 3.5.3.1 波形質量
         2. 3.5.3.2 眼圖質量
         3. 3.5.3.3 延遲報告
         4. 3.5.3.4 模板報告
   6. 3.6 設計示例
      1. 3.6.1 堆疊
      2. 3.6.2 布線
      3. 3.6.3 模型驗證
      4. 3.6.4 仿真結果
7. 4修訂歷史記錄