ZHCAAN8F May 2023 – August 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4APE-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1 , TDA4VPE-Q1
3.6.3 模型驗證
在仿真之前，建議對模型進行驗證。介紹的一種驗證方法是阻抗圖（或阻抗掃描）。提供了 10 層設計的阻抗掃描。
圖 3-10 LPDDR4 布線阻抗掃描示例表 3-8 LPDDR4 示例布線阻抗數據匯總
| 層 | DDR 總線 | DQ SE 阻抗 (Ω) | DQS/CLK 差分阻抗 (Ω) |
|---|---|---|---|
| L2 | B1 和 B3 | 40.9 | 77.7 |
| L2 | CA | 51.7 | 101.4 |
| L4 | B0 和 B2 | 41.1 | 77.7 |
| L7 | CA | 41.1 | 77.7 |
對于 CK 和 CA 信號，目標是使分支段阻抗等于饋送布線阻抗的兩倍。請注意，PCB 限制可實現的阻抗是很正常的。仿真將向您展示折衷是否可以接受。
表 3-9 LPDDR4 示例布線阻抗 CA 匯總
| 板 | CA 饋送阻抗 (Ω) | CA 分支阻抗 (Ω) | CA 分支目標 (Ω) | 阻抗不匹配 (Ω) |
|---|---|---|---|---|
| 初始設計 | 49.1 | 59.6 | 98 (49x2) | 38.6 |
| 最終設計 | 41.1 | 51.7 | 82 (41x2) | 30.5 |
仿真結果顯示了通過將阻抗與其目標更接近地匹配而實現的改進。
表 3-10 改進布線阻抗后的 LPDDR4 示例仿真結果
| 板 | 總眼圖寬度裕度 (ps) | 總眼圖高度裕度 (ps) | 最小回鈴裕度 H (mV) | 最小回鈴裕度 L (mV) |
|---|---|---|---|---|
| 初始設計 | 58.00 | 14.00 | 69.59 | 18.18 |
| 最終設計 | 124.68 | 48.08 | 89.43 | 25.49 |