4 引腳配置和功能

圖 4-1 DW 封裝16 引腳 SOIC頂視圖

表 4-1 引腳功能

引腳		類型⁽¹⁾	說明
名稱	編號	類型⁽¹⁾	說明
DISABLE	5	I	設置為高電平時可同時禁用兩個驅動器輸出，而設置為低電平或保持開路時可啟用輸出。該引腳在保持開路時在內部被拉至低電平。為了實現更好的抗噪性能，如果不使用該引腳，則建議將其接地。連接到遠距離微控制器時，可靠近 DIS 引腳放置約 1nF 的低 ESR/ESL 電容器進行旁路。
DT	6	I	可編程的死區時間功能。將 DT 連接到 VCCI 允許輸出重疊。在 DT 和 GND 之間放置一個 2kΩ 至 500kΩ 的電阻器 (RDT) 可根據以下公式調整死區時間：DT (ns) = 10 × R_DT (kΩ)。建議在 DT 引腳附近將一個 <1nF 的陶瓷電容器與 R_DT 并聯，以實現更好的抗噪性能。不建議將 DT 引腳懸空。
GND	4	P	初級側地基準。初級側的所有信號都以該地為基準。
INA	1	I	A 通道的輸入信號。INA 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時在內部被拉至低電平。為了實現更好的抗噪性能，如果不使用該引腳，則建議將其接地。
INB	2	I	B 通道的輸入信號。INB 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時在內部被拉至低電平。為了實現更好的抗噪性能，如果不使用該引腳，則建議將其接地。
NC	7	–	無內部連接。
NC	12	–	無內部連接。
NC	13	–	無內部連接。
OUTA	15	O	驅動器 A 的輸出。連接到 A 通道 FET 或 IGBT 的柵極。
OUTB	10	O	驅動器 B 的輸出。連接到 B 通道 FET 或 IGBT 的柵極。
VCCI	3	P	初級側電源電壓。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進行去耦（連接至 GND）。
VCCI	8	P	初級側電源電壓。此引腳在內部短接至引腳 3。
VDDA	16	P	驅動器 A 的次級側電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進行去耦（連接至 VSSA）。
VDDB	11	P	驅動器 B 的次級側電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進行去耦（連接至 VSSB）。
VSSA	14	P	次級側驅動器 A 接地。次級側 A 通道的接地參考。
VSSB	9	P	次級側驅動器 B 接地。次級側 B 通道的接地參考。

(1) P = 電源，G = 地，I = 輸入，O = 輸出