ZHCSGY8E October 2017 – June 2024 UCC21520-Q1
PRODUCTION DATA
UCC21520-Q1 的輸入引腳（INA、INB 和 DIS）基于兼容 TTL 和 CMOS 的輸入閾值邏輯，該邏輯與 VDD 電源完全隔離。UCC21520-Q1 具有典型值為 1.8V 的高電平閾值 (VINAH) 和典型值為 1V 的低電平閾值，并且隨溫度變化很小（請參閱圖 5-22 和圖 5-23），因此可以使用邏輯電平控制信號（例如來自 3.3V 微控制器）輕松地驅動輸入引腳。由于具有 0.8V 的寬遲滯 (VINA_HYS)，器件具有出色的抗噪性能并且運行穩定。如果任何輸入保持開路，內部下拉電阻器會強制將對應引腳置于低電平。此類電阻器通常為 200kΩ（請參閱節 7.2）。但是，如果不使用輸入，仍建議將其接地。
由于 UCC21520-Q1 的輸入側與輸出驅動器隔離，因此輸入信號振幅可以大于或小于 VDD，前提是其不超過建議的限值。這樣，在與控制信號源集成時，靈活性更高，并允許用戶為所選擇的柵極選擇最有效的 VDD。也就是說，施加于 INA 或 INB 的任何信號的振幅絕不能超過 VCCI 的電壓。