ZHCSY63C April 2025 – September 2025 TPSM33606-Q1 , TPSM33610-Q1 , TPSM33620-Q1
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源電壓 | ||||||
| VIN | 輸入電壓上升閾值 | 啟動前 | 3.2 | 3.35 | 3.5 | V |
| 運行后 | 2.45 | 2.7 | 3 | V | ||
| IQ_VIN | 輸入靜態工作電流（非開關） | TA = 25°C，VEN = 3.3V，VFB = 1.5V | 1.2 | μA | ||
| ISDN_VIN | VIN 關斷靜態電流 | VEN = 0V，TA = 25°C | 0.3 | μA | ||
| ENABLE | ||||||
| VEN_RISE | EN 電壓上升閾值 | 1.16 | 1.23 | 1.3 | V | |
| VEN_FALL | EN 電壓下降閾值 | 0.81 | 0.9 | 0.97 | V | |
| VEN_HYS | EN 電壓遲滯 | 0.275 | 0.353 | 0.404 | V | |
| VEN_WAKE | EN 喚醒閾值 | 0.5 | 0.7 | 1 | V | |
| ILKG-EN | 使能引腳輸入漏電流 | VEN = VIN = 24V | 10 | nA | ||
| 內部 LDO VCC | ||||||
| VCC | 內部 LDO VCC 輸出電壓 | VFB = 0V，IVCC = 1mA | 3.1 | 3.3 | 3.5 | V |
| 反饋 | ||||||
| VFB | 內部基準電壓精度 | 在 VIN 范圍內，VOUT = 1V，FPWM 模式，FSW = 2.2MHz | 0.99 | 1 | 1.01 | V |
| VOUT_ACC_3V3 | 3.3V 固定 VOUT 修整選項的輸出電壓精度 | 在 VIN 范圍，FPWM 模式，FSW = 2.2MHz | 3.27 | 3.3 | 3.33 | V |
| VOUT_ACC_5V0 | 5V 固定 VOUT 修整選項的輸出電壓精度 | 在 VIN 范圍，FPWM 模式，FSW = 2.2MHz | 4.95 | 5 | 5.05 | V |
| IFB | FB 引腳的輸入電流 | 可調配置，VFB = 1V | 10 | nA | ||
| 電流限值 | ||||||
| IL_HS | 高側開關電流限值 (TPSM33620-Q1) | 占空比接近 0% | 3.4 | 4 | 4.6 | A |
| IL_LS | 低側開關電流限值 (TPSM33620-Q1) | 1.9 | 2.2 | 2.53 | A | |
| IL_NEG | 負電流限制 (TPSM33620-Q1) | -1 | -0.8 | -0.6 | A | |
| IL_HS | 高側開關電流限值 (TPSM33610-Q1) | 占空比接近 0% | 1.7 | 2 | 2.3 | A |
| IL_LS | 低側開關電流限值 (TPSM33610-Q1) | 0.85 | 1.1 | 1.4 | A | |
| IL_NEG | 負電流限制 (TPSM33610-Q1) | -1 | -0.8 | -0.6 | A | |
| IL_HS | 高側開關電流限值 (TPSM33606-Q1) | 占空比接近 0% | 1.5 | 1.8 | 2.1 | A |
| IL_LS | 低側開關電流限值 (TPSM33606-Q1) | 0.85 | 1.1 | 1.4 | A | |
| IL_NEG | 負電流限制 (TPSM33606-Q1) | -1 | -0.8 | -0.6 | A | |
| IZC | 過零電流限值 | 自動模式 | 80 | mA | ||
| VHICCUP | FB 引腳上的電壓低于該值時，模塊進入斷續模式 | 不是在軟啟動期間 | 0.4 | V | ||
| tW | 短路等待時間（軟啟動前的“斷續”時間）(1) | 30 | 50 | 75 | ms | |
| 軟啟動 | ||||||
| tSS | 從第一個 SW 脈沖到 90% VREF 的時間 | VIN ≥ 4.2V | 2 | 3.5 | 4.6 | ms |
| 電源正常 | ||||||
| PGOV | PG 上限閾值 - 上升 | VOUT 百分比設置 | 104 | 108 | 111 | % |
| PGUV | PG 閾值下限 - 下降 | VOUT 百分比設置 | 89 | 91 | 94.2 | % |
| PGHYS | OV 的 PG 上限閾值遲滯 | VOUT 百分比設置 | 1.8 | 2 | 2.4 | % |
| UV 的 PG 上限閾值遲滯 | VOUT 百分比設置 | 1.8 | 3 | 4.7 | % | |
| VIN_PG_VALID | 有效 PG 輸出的輸入電壓 | RPGD_PU = 10kΩ，VEN = 0V | 1.5 | V | ||
| VPG_LOW | 低電平 PG 功能輸出電壓 | 2mA 上拉至 PG 引腳，VEN = 3.3V | 0.4 | V | ||
| tPG_FLT_RISE | PG 高電平信號的延遲時間 | 1.35 | 2.5 | 4 | ms | |
| tRESET_FILTER | PGOOD 下降沿抗尖峰脈沖延遲 | 25 | 47 | 75 | μs | |
| RPGD | PGOOD 導通電阻 | VEN = 3.3V，200μA 上拉電流 | 100 | ? | ||
| RPGD | PGOOD 導通電阻 | VEN = 0V，200μA 上拉電流 | 100 | ? | ||
| 開關頻率 | ||||||
| fSW | 開關頻率 | 2.1 | 2.2 | 2.3 | MHz | |
| fSYNC_RANGE | 開關頻率范圍由 SYNC 決定 | 1.9 | 2.5 | MHz | ||
| DeltaFc | 通過內部振蕩器展頻實現頻率增大/減小 | 雙隨機展頻 | ±4 | % | ||
| 同步 | ||||||
| VMODE_L | SYNC/MODE 輸入電壓低電平閾值 | 1 | V | |||
| VMODE_H | SYNC/MODE 輸入電壓高電平閾值 | 1.6 | V | |||
| tPULSE_H | 需要識別為脈沖的高電平持續時間 | 100 | ns | |||
| tPULSE_L | 需要識別為脈沖的低電平持續時間 | 100 | ns | |||
| tB | 上升沿或下降沿后 EN 消隱(1) | 4 | 28 | μs | ||
| tSYNC | 要識別為有效時鐘信號的高/低電平脈沖最大持續時間 | 6 | μs | |||
| 功率級 | ||||||
| VBOOT_UVLO | 與 SW 相比 BOOT 引腳上的電壓，將關閉高側開關 | 2.1 | V | |||
| tON_MIN | 最小高側開關 ON 脈沖寬度(1) | FPWM 模式，VOUT = 1V，IOUT = 1A | 65 | 75 | ns | |
| tON_MAX | 最大高側開關 ON 脈沖寬度(1) | 壓降中的 HS 超時 | 6 | 9 | 13 | μs |
| tOFF_MIN | 最小高側開關 OFF 脈沖寬度 | VIN = 4V，IOUT = 1A | 60 | 85 | ns | |
| RDSON-HS | 高側 MOSFET 導通電阻 | 負載 = 1A | 132 | 260 | mΩ | |
| RDSON-LS | 低側 MOSFET 導通電阻 | 負載 = 1A | 75 | 140 | mΩ | |