4 引腳配置和功能

圖 4-1 DGX 封裝，19 引腳 VSSOP（頂視圖）

表 4-1 引腳功能

引腳		類型⁽¹⁾	說明
名稱	編號(hào)	類型⁽¹⁾	說明
EN/UVLO	1	I	EN/UVLO 輸入。此引腳上的電壓高于 V_(ENR) 將實(shí)現(xiàn)正常運(yùn)行。如果 EN/UVLO 低于 V_(ENF)，則柵極驅(qū)動(dòng)器將關(guān)閉，且 FLT 將置為低電平有效。強(qiáng)制此引腳低于 V_(ENF) (0.3V) 可關(guān)斷器件，從而降低靜態(tài)電流。（可選）通過電阻分壓器連接到輸入電源以設(shè)置欠壓鎖定。當(dāng) EN/UVLO 保持懸空時(shí)，100nA 的內(nèi)部下拉會(huì)將 EN/UVLO 拉至低電平并使器件保持關(guān)斷狀態(tài)。
LPM	2	I	低功耗模式輸入。當(dāng)被驅(qū)動(dòng)為高電平時(shí)，器件將進(jìn)入工作模式。當(dāng)被驅(qū)動(dòng)為低電平時(shí)，器件將進(jìn)入低功耗模式。 LPM 具有下拉至 GND 的 100nA 內(nèi)部弱下拉，可在 LPM 懸空時(shí)使 G2 保持高電平。
INP	3	I	用于外部 FET 控制的輸入信號(hào)。對(duì) GND 的 CMOS 兼容輸入基準(zhǔn)，可設(shè)置 G1PD 和 G1PU 引腳的狀態(tài)。 INP 具有下拉至 GND 的 100nA 內(nèi)部弱下拉，可在 INP 懸空時(shí)使 G1PD 拉至 SRC。
WAKE	4	O	開漏喚醒輸出。當(dāng)器件進(jìn)入工作模式時(shí)（當(dāng) LPM 被驅(qū)動(dòng)為高電平或當(dāng)發(fā)生負(fù)載喚醒事件時(shí)），此引腳將置為低電平有效。
FLT	5	O	開漏故障輸出。在短路故障、電荷泵 UVLO、輸入 UVLO 和 SCP 比較器診斷期間，此引腳將置為低電平有效。如果不需要 FLT 功能，請(qǐng)將其連接到 GND。
GND	6	G	將 GND 連接到系統(tǒng)地。
CS_SEL	7	—	保留供將來使用。連接至 GND。
ISCP/LWU	8	I	短路檢測和負(fù)載喚醒閾值設(shè)置。工作模式期間（LPM = 高電平）G1 的 SCP 控制以及低功耗模式期間（LPM = 低電平）G2 的負(fù)載喚醒控制。
TMR	9	I	故障計(jì)時(shí)器輸入。TMR 引腳與 GND 之間的電容器可設(shè)置故障關(guān)斷時(shí)間。保持開路將獲得最快的設(shè)置 (< 10μs)。將 ISCP/LWU 和 TMR 引腳連接到 GND 將禁用過流保護(hù)。
SCP_TEST	10	I	內(nèi)部短路比較器 (SCP) 診斷輸入。如果在 INP 拉至高電平的情況下將 SCP_TEST 驅(qū)動(dòng)為低電平至高電平，則會(huì)檢查內(nèi)部 SCP 比較器的運(yùn)行情況。如果 SCP 比較器正常運(yùn)行，則 FLT 變?yōu)榈碗娖剑?G1PD 被拉至 SRC。如果不需要此功能，請(qǐng)將 SCP_TEST 引腳連接到 GND。 SCP_TEST 具有下拉至 GND 的 100nA 內(nèi)部弱下拉。
G2	11	O	低功耗模式 FET 柵極驅(qū)動(dòng)輸出。它具有 165μA 上拉電流和 2A 灌電流能力。
BST	12	O	高側(cè)自舉電源。必須在此引腳和 SRC 之間連接一個(gè)最小值超過外部 FET Q_g(tot) 的外部電容器。
SRC	13	O	外部 FET 的源極連接。
G1PD	14	O	大電流柵極驅(qū)動(dòng)器下拉。此引腳下拉至 SRC。為了實(shí)現(xiàn)最快的關(guān)斷，請(qǐng)將此引腳直接連接到外部高側(cè) MOSFET 的柵極。
G1PU	15	O	大電流柵極驅(qū)動(dòng)器上拉。此引腳上拉至 BST。將此引腳連接到 G1PD 可獲得最大柵極驅(qū)動(dòng)轉(zhuǎn)換速度。在此引腳和外部 MOSFET 的柵極之間可以連接一個(gè)電阻器來控制開通期間的浪涌電流。
CS-	17	I	電流檢測負(fù)輸入。
CS+	18	I	電流檢測正輸入。
N.C	19	—	無連接。
VS	20	P	控制器的電源引腳。

(1) I = 輸入，O = 輸出，I/O = 輸入和輸出，P = 電源，G = 地