ZHCSGV9I June 2017 – August 2021 TLV6741 , TLV6742
PRODUCTION DATA
TLV674xS 器件具有 SHDN 引腳，可禁用運算放大器，將其置于低功耗待機模式。在該模式下，運算放大器消耗的電流通常低于 1μA。SHDN 引腳為低電平有效，這意味著當 SHDN 引腳的輸入為有效邏輯低電平時啟用關斷模式。
SHDN 引腳以運算放大器的負電源電壓為基準。關斷功能的閾值為負電源軌以上 800mV 左右（典型值）。開關閾值中包含了遲滯，以確保順暢的開關特性。為了確保最佳的關斷行為，應通過有效邏輯信號驅動 SHDN 引腳。有效邏輯低電平被定義為 V– 和 V– + 0.2V 之間的電壓。有效邏輯高電平被定義為 V– + 1.2 V 和 V+ 之間的電壓。關斷引腳必須連接到有效的高電壓或低電壓或者被驅動，而不是處于開路狀態。沒有用于啟用放大器的內部上拉電阻。
SHDN 引腳為高阻抗 CMOS 輸入。雙通道運算放大器版本是獨立控制的，而四通道運算放大器版本是采用邏輯輸入成對控制的。對于電池供電的應用，這種特性可用于大幅降低平均電流并延長電池使用壽命。所有通道全部關斷時，啟用時間為 15μs；禁用時間為 3μs。禁用時，輸出呈現高阻抗狀態。該架構支持將 TLV674xS 作為門控放大器使用（或將器件輸出復用到公共模擬輸出總線上）。關斷時間 (tOFF) 取決于負載條件，并隨負載電阻的增加而增加。為了確保在特定的關斷時間內關斷（禁用），指定的 10kΩ 負載需加載到中間電源 (VS/2)。如果在沒有負載的情況下使用 TLV674xS，則所需的關斷時間會顯著增加。