ZHCSYG5F November 1983 – June 2025 TLC372
PRODUCTION DATA
TLC3x2 具有一個僅灌入的漏極開路（通常也被稱為集電極開路）輸出級，可將輸出邏輯電平上拉至一個外部電壓（0V 至 16V），而不受比較器電源電壓 (VDD) 的影響。該開漏輸出允許對多個開漏輸出進行邏輯或運算和邏輯電平轉換。TI 建議將上拉電阻器電流設置為 100uA 至 1mA。較低的上拉電阻值有助于增加上升沿的上升時間，但代價是會增加 VOL 和功率耗散。上升時間將取決于總上拉電阻和總負載電容的時間常數。較大的上拉電阻值 (>1MΩ) 由于輸出 RC 時間常數而產生指數上升沿，并增加上升時間。
直接將輸出短接至 VDD 會導致熱失控，并最終在高上拉電壓 (>12V) 下摧毀器件。如果可能發生輸出短路，建議使用一個串聯限流電阻器來限制功率耗散。
未使用的漏極開路輸出可保持懸空，如果不允許使用懸空引腳，也可以連接到 GND 引腳。