ZHCSZ69C May 2024 – November 2025 TCAN2450-Q1 , TCAN2451-Q1
PRODUCTION DATA
| 終端 | 上拉或下拉 | 注釋 |
|---|---|---|
| SW | 60kΩ 下拉或上拉 | 當(dāng) SW 引腳為高電平有效時(shí)，引腳將輸入弱偏置到 GND 當(dāng) SW 引腳為低電平有效時(shí)，引腳將輸入弱偏置到 VCC1 或內(nèi)部電壓軌 |
| SCK | 60kΩ 上拉 或下拉 | 根據(jù)所選的弱偏置輸入的 SPI 模式，自動(dòng)配置為上拉或下拉
|
| SDI | 60kΩ 上拉或下拉 | 根據(jù) SPI_CONFIG 寄存器 8'h09[2] 中的 SDI_POL 配置，輸入引腳被配置為上拉或下拉，從而弱偏置輸入 |
| nCS | 60kΩ 上拉 | 對(duì)輸入進(jìn)行弱偏置，使得器件未被選中 |
| nRST | 30kΩ 上拉 | 上拉至 VCC1 |
| CTXD | 60kΩ 上拉 | 弱偏置輸入 |
不要依賴內(nèi)部偏置作為唯一的端接，尤其是在嘈雜環(huán)境中。請(qǐng)將內(nèi)部偏置視為失效防護(hù)手段。當(dāng)該器件與具有開(kāi)漏輸出的 MCU 配合使用時(shí)，請(qǐng)?zhí)貏e小心。