ZHCSND6A March 2022 – June 2022 SN6507
PRODUCTION DATA
| 參數(shù) | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源電流 | ||||||
| Icc | VIN 電源電流 (3V < VCC < 36V)，不包括開關(guān)驅(qū)動電流 | VEN/UVLO = 2.5V，RL = 50Ω | 3 | 4 | mA | |
| ISHUTDOWN | VIN 關(guān)斷電流 | VEN/UVLO = 0V，RL = 50Ω | 0.8 | 2.5 | μA | |
| ILKG(SS/ILIM) | SS/ILIM 引腳上的漏電流 | VEN/UVLO = 0V，SS/ILIM 的電壓 = 5V | 0.7 | μA | ||
| 使能和 UVLO | ||||||
| VCCUVLO-RISING | VCC 正向 UVLO 閾值 | VCC 上升，EN/UVLO 短接至 VCC | 2.8 | 2.9 | V | |
| VCCUVLO-FALLING | VCC 負向 UVLO 閾值 | VCC 下降，EN/UVLO 短接至 VCC | 2.5 | 2.67 | V | |
| VCCUVLO-HYS | VCC UVLO 閾值遲滯 | EN/UVLO 短接至 VCC | 0.1 | 0.12 | V | |
| ENUVLO-RISING | EN/UVLO 正向 UVLO 閾值 | EN/UVLO 上升 | 1.4 | 1.5 | 1.6 | V |
| ENUVLO-FALLING | EN/UVLO 負向 UVLO 閾值 | EN/UVLO 下降 | 1.25 | 1.35 | 1.45 | V |
| ENUVLO-HYS | EN/UVLO UVLO 閾值遲滯 | 0.14 | 0.15 | V | ||
| 功率級 | ||||||
| DMM | SW1 和 SW2 之間的平均導(dǎo)通時間不匹配 | RL = 50Ω（連接至 VCC），圖 7-3 | 0 | % | ||
| R(ON) | 輸出開關(guān)導(dǎo)通電阻 | VCC = 24V，ISW1、ISW2 = 0.5A | 0.45 | 1 | Ω | |
| V(SLEW) | SW1 和 SW2 上的電壓壓擺率 | RL = 50Ω（連接至 VCC），VCC = 12V；RSR = 9.6k?（默認(rèn)值），圖 7-3 | 298 | V/μs | ||
| V(SLEW) | SW1 和 SW2 上的電壓壓擺率 | RL = 50Ω（連接至 VCC），VCC = 12V；RSR = 9.6k?（默認(rèn)值），圖 7-3 | 369 | V/μs | ||
| CLK | ||||||
| FSW | D1、D2 平均開關(guān)頻率（默認(rèn)值） | RL = 50Ω，RCLK = 0k?，圖 7-3 | 780 | 1000 | 1296 | kHz |
| F(SYNC) | CLK 引腳上的外部時鐘頻率 | CLK 引腳上應(yīng)用的外部時鐘，用于 SYNC 模式。SW1/SW2 以外部 CLK 頻率的 1/2 進行開關(guān) | 200 | 4000 | kHz | |
| VCLK(High) | CLK 引腳邏輯高電平閾值 | 1.6 | 1.8 | V | ||
| VCLK(Low) | CLK 引腳邏輯低電平閾值 | 1.0 | 1.2 | V | ||
| 軟啟動 | ||||||
| ISS | SS 外部電容器充電電流 | 275 | μA | |||
| CSS 范圍 | SS 外部電容器范圍 | 0.05 | 5 | μF | ||
| 電流限制 | ||||||
| ILIM | SW1 和 SW2 電流限制 | RLIM = 18.2k?，5V < VCC < 36V | 1.00 | 1.30 | 1.59 | A |
| ILIM | SW1 和 SW2 電流限制 | RLIM = 30.1k?，5V < VCC < 36V | 0.56 | 0.79 | 1.02 | A |
| ILIM | SW1 和 SW2 電流限制 | RLIM = 261k?，5V < VCC < 36V | 0.06 | 0.10 | 0.14 | A |
| DC CONTROL | ||||||
| Dsw1、Dsw2 | SW1 和 SW2 上的開關(guān)占空比 | DC 引腳懸空（默認(rèn)），F(xiàn)SW = 300KHz，圖 7-2 | 48 | % | ||
| Dsw1、Dsw2 | SW1 和 SW2 上的開關(guān)占空比 | 外部 CLK（SYNC 模式），F(xiàn)SW = 300KHz，圖 7-2 | 48 | % | ||
| 輸入 OVLO | ||||||
| VCCOVLO-RISING | 輸入過壓鎖定上升閾值 | VCC 上升 | 36.9 | 38.7 | 40.5 | V |
| VCCOVLO-FALLING | 輸入過壓鎖定下降閾值 | VCC 下降 | 36.5 | 38.2 | 40.0 | V |
| VCCOVLO-HYS | 輸入過壓鎖定遲滯 | VCC 遲滯電壓 | 0.47 | 0.57 | V | |
| 熱關(guān)斷 | ||||||
| TSD+ | TSD 開啟溫度 | TJ 上升 | 170 | 184 | 198 | °C |
| TSD- | TSD 關(guān)斷溫度 | TJ 下降 | 135 | 147 | 159 | °C |
| TSD-HYST | TSD 遲滯 | 32 | 37 | 42 | °C | |