ZHCSO97A May 2023 – December 2023 DRV8845
PRODUCTION DATA
7.3.2 步進電機控制邏輯
控制邏輯通過標準 I0、I1 和 PHASE 接口實現。該邏輯允許全步進、半步進和四分之一步進模式。每個電橋還有一個獨立的 VREF 輸入，因此可以通過動態更改 VREFx 引腳上的電壓來對分辨率更高的步進模式進行編程。
PHASE 輸入控制電流的方向，如表 7-2 所示 -
表 7-2 PHASE 真值表
PHASEx | OUTxA | OUTxB |
L | L | H |
H | H | 低電平 |
I0x、I1x 輸入控制流經輸出的電流，如表 7-3 所示 -
表 7-3 I0x、I1x 真值表
|
I0x |
I1x |
輸出電流 |
|
L |
L |
100% |
|
高電平 |
低電平 |
67% |
|
低電平 |
高電平 |
33% |
|
高電平 |
H |
0 |
表 7-4 展示了全步進、半步進和四分之一步進模式的步進時序表 -
表 7-4 步進時序設置
|
全雙工 |
1/2 |
1/4 |
相位 1 (%ITRIPMax) |
I0x |
I1x |
PHASE |
相位 2 (%ITRIPMax) |
I0x |
I1x |
PHASE |
|
1 |
1 |
0 |
H |
H |
X |
100 |
L |
L |
0 |
|
|
2 |
33 |
低電平 |
H |
1 |
100 |
L |
L |
0 |
||
|
1 |
2 |
3 |
100/67* |
L/H* |
L |
1 |
100/67* |
L/H* |
L |
0 |
|
4 |
100 |
L |
L |
1 |
33 |
低電平 |
高電平 |
0 |
||
|
3 |
5 |
100 |
L |
L |
1 |
0 |
H |
H |
X |
|
|
6 |
100 |
L |
L |
1 |
33 |
低電平 |
H |
1 |
||
|
2 |
4 |
7 |
100/67* |
L/H* |
L |
1 |
100/67* |
L/H* |
L |
1 |
|
8 |
33 |
低電平 |
H |
1 |
100 |
L |
L |
1 |
||
|
5 |
9 |
0 |
H |
H |
X |
100 |
L |
L |
1 |
|
|
10 |
33 |
低電平 |
高電平 |
0 |
100 |
L |
L |
1 |
||
|
3 |
6 |
11 |
100/67* |
L/H* |
L |
0 |
100/67* |
L/H* |
L |
1 |
|
12 |
100 |
L |
L |
0 |
33 |
低電平 |
H |
1 |
||
|
7 |
13 |
100 |
L |
L |
0 |
0 |
H |
H |
X |
|
|
14 |
100 |
L |
L |
0 |
33 |
低電平 |
高電平 |
0 |
||
|
4 |
8 |
15 |
100/67* |
L/H* |
L |
0 |
100/67* |
L/H* |
L |
0 |
|
16 |
33 |
低電平 |
高電平 |
0 |
100 |
L |
L |
0 |
圖 7-2 全步進增量的步進時序
圖 7-3 半步進增量的步進時序
圖 7-4 四分之一步進增量的步進時序