ZHCSX84A October 2024 – March 2025 DRV8376
PRODUCTION DATA
圖 7-15 顯示了邏輯電平引腳 DRVOFF、INHx、INLx、nSLEEP、SCLK 和 SDI 的結(jié)構(gòu)。輸入可以由電壓或外部電阻器驅(qū)動。建議在器件睡眠模式下將這些引腳置于低電平,以減少通過內(nèi)部下拉電阻器的漏電流。