ZHCSML6B February 2020 – August 2021 DRV8220
PRODUCTION DATA
圖 8-5 顯示了三電平輸入引腳 MODE 的輸入結構。MODE 引腳將其輸入狀態與 nSLEEP 引腳的電壓進行比較,以確定邏輯高電平、邏輯低電平或高阻態 ( (Hi-Z) 輸入狀態。然而,當器件處于自動睡眠模式時,這些內部電阻器不會從睡眠引腳中吸取電流。這有助于降低器件在睡眠模式下的總電流消耗。