ZHCSML6B February 2020 – August 2021 DRV8220
PRODUCTION DATA
PWM 接口（IN1/IN2）根據(jù)表 8-3 和表 8-4 中的邏輯表控制 OUTx 引腳。在 DSG 封裝中，將 MODE 引腳設(shè)置為邏輯低電平后，即選擇 PWM 模式。滑行/高阻抗狀態(tài)兼作自動睡眠模式。在滑行/高阻抗狀態(tài)下保持 tSLEEP 后，器件將自動進入低功耗睡眠模式（自動睡眠模式）。PWM 模式是 DRL 封裝中唯一可用的接口模式。
| nSLEEP | IN1 | IN2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|---|
| 0 | X | X | 高阻態(tài) | 高阻態(tài) | 低功耗睡眠模式 |
| 1 | 0 | 0 | 高阻態(tài) | 高阻態(tài) | 滑行（H 橋高阻態(tài)）/ 低功耗自動睡眠模式 |
| 1 | 0 | 1 | L | H | 反向（OUT2 → OUT1） |
| 1 | 1 | 0 | H | L | 正向（OUT1 → OUT2） |
| 1 | 1 | 1 | L | L | 制動（低側(cè)慢速衰減） |
| IN1 | IN2 | OUT1 | OUT2 | 說明 |
|---|---|---|---|---|
| 0 | 0 | 高阻態(tài) | 高阻態(tài) | 滑行（H 橋高阻態(tài)）/ 低功耗自動睡眠模式 |
| 0 | 1 | L | H | 反向（OUT2 → OUT1） |
| 1 | 0 | H | L | 正向（OUT1 → OUT2） |
| 1 | 1 | L | L | 制動（低側(cè)慢速衰減） |