ZHCSKQ6B July 2020 – June 2021 DRV8106-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
當(dāng) nSLEEP 引腳為邏輯高電平且 DVDD 輸入已超過 VDVDD_POR 閾值時,器件將在經(jīng)過 tWAKE 延遲時間后進(jìn)入上電待機(jī)狀態(tài)。數(shù)字內(nèi)核和 SPI 通信將處于運(yùn)行狀態(tài),但電荷泵和柵極驅(qū)動器將保持禁用狀態(tài),直到 PVDD 輸入超過 VPVDD_UV 閾值。在這種狀態(tài)下,可以對 SPI 寄存器進(jìn)行編程并報告故障,但不能進(jìn)行柵極驅(qū)動器操作。