ZHCSQH2B November 2024 – February 2025 DRV81008-Q1
PRODUCTION DATA
4 引腳配置和功能
圖 4-1 24 引腳 HTSSOP (PWP) 頂視圖表 4-1 引腳功能
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 |
編號 |
||
| VM |
20 |
P |
功率級和保護電路的模擬電源電壓 |
|
VDD |
24 |
P |
SPI 數字電源電壓 |
|
GND |
5、8、17 |
G |
接地引腳 |
|
nSCS |
1 |
I |
串行芯片選擇。此引腳上的低電平有效支持串行接口通信。集成上拉至 VDD。 |
|
SCLK |
2 |
I |
串行時鐘輸入。串行數據會移出并在此引腳上的相應上升沿和下降沿被捕捉。集成下拉至 GND。 |
|
SDI |
3 |
I |
串行數據輸入。在 SCLK 的下降沿捕捉數據。集成下拉至 GND。 |
|
SDO |
4 |
O |
串行數據輸出。在 SCLK 的上升沿移出數據。 |
|
nSLEEP |
21 |
I |
邏輯高電平激活空閑模式。集成下拉至 GND。 |
|
IN0 |
23 |
I |
默認連接到通道 2 且處于跛行回家模式。集成下拉至 GND。 |
|
IN1 |
22 |
I |
默認連接到通道 3 且處于跛行回家模式。集成下拉至 GND。 |
|
OUT0 |
6 |
O |
低側 FET 漏極（通道 0） |
|
OUT2 |
7 |
O |
低側 FET 漏極（通道 2） |
|
OUT4 |
9 |
O |
低側 FET 漏極（通道 4） |
|
OUT6 |
12 |
O |
低側 FET 漏極（通道 6） |
|
OUT7 |
13 |
O |
低側 FET 漏極（通道 7） |
|
OUT5 |
16 |
O |
低側 FET 漏極（通道 5） |
|
OUT3 |
18 |
O |
低側 FET 漏極（通道 3） |
|
OUT1 |
19 |
O |
低側 FET 漏極（通道 1） |
|
NC |
10、11、14、15 |
- |
無連接，內部未綁定 |
|
PAD |
- |
- |
外露焊盤。將外露焊盤連接至 PCB 接地以用于冷卻和 EMC。 |
(1) I = 輸入，O = 輸出，I/O = 輸入或輸出，G = 地，P = 電源