ZHCSWY2 December 2024 DAC121S101-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
三線制接口與 SPI、QSPI 和 MICROWIRE 以及大多數(shù) DSP 兼容。有關(guān)寫入序列的信息,請參閱圖 5-1。
寫入序列通過將 SYNC 線路拉低開始。SYNC 為低電平后,DIN 線路上的數(shù)據(jù)會在 SCLK 的下降沿移入到 16 位串行輸入寄存器。在第 16 個下降時鐘沿,會移入最后一個數(shù)據(jù)位,并執(zhí)行編程的功能(更改運行模式和/或 DAC 寄存器內(nèi)容)。此時,SYNC 線路可保持低電平或拉為高電平。無論是哪種情況,都要在下一個寫入序列之前將 SYNC 線路拉高至少規(guī)定的最短時間,因為 SYNC 的下降沿能夠啟動下一個寫入序列。
SYNC 和 DIN 緩沖器在高電平時會消耗更多的電流;因此,應(yīng)該在寫入序列之間將這些緩沖器閑置為低電平,以盡可能地減少功耗。