輸入移位寄存器(圖 6-2)具有 16 個位。前兩個位是不用考慮 位,后跟兩個決定運行模式的位(正常模式或三個斷電模式之一)。串行輸入寄存器的內容將在 SCLK 的第十六個下降沿傳輸到 DAC 寄存器中。另請參閱圖 5-1。
通常,SYNC 線路在至少 16 個 SCLK 下降邊沿上被保持低電平,而 DAC 在第 16 個 SCLK 下降邊沿上被更新。然而,如果 SYNC 在第 16 個下降邊沿前被拉高,移位寄存器會被復位,同時寫入序列無效。在這種情況下,DAC 寄存器不會更新,并且運行模式或輸出電壓都沒有變化。