ZHCSSD2 july 2023 AFE539F1-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 特性說明
- 7.4 器件功能模式
- 7.5 編程
- 7.6
寄存器映射
- 7.6.1 NOP 寄存器（地址 = 00h）[復位 = 0000h]
- 7.6.2 REF-GAIN-CONFIG 寄存器（地址 = 15h）[復位 = 0401h]
- 7.6.3 COMMON-CONFIG 寄存器（地址 = 1Fh）[復位 = 13FFh]
- 7.6.4 COMMON-TRIGGER 寄存器（地址 = 20h）[復位 = 0000h]
- 7.6.5 COMMON-PWM-TRIG 寄存器（地址 = 21h）[復位 = 0001h]
- 7.6.6 GENERAL-STATUS 寄存器（地址 = 22h）[復位 = 00h、DEVICE-ID、VERSION-ID]
- 7.6.7 INTERFACE-CONFIG 寄存器（地址 = 26h）[復位 = 0000h]
- 7.6.8 STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[復位 = 0003h]
- 7.6.9 SRAM-CONFIG 寄存器（地址 = 2Bh）[復位 = 0000h]
- 7.6.10 SRAM-DATA 寄存器（地址 = 2Ch）[復位 = 0000h]
- 7.6.11 MAX-OUTPUT 寄存器（SRAM 地址 = 20h）[RESET = 007Fh]
- 7.6.12 MIN-OUTPUT 寄存器（SRAM 地址 = 21h）[復位 = 0000h]
- 7.6.13 FUNCTION-COEFFICIENT 寄存器（SRAM 地址 = 22h）[復位 = 01F4h]
- 7.6.14 PWM-FREQUENCY 寄存器（SRAM 地址 = 23h）[復位 = 000Bh]
- 8 應用和實施
- 9 器件和文檔支持
- 10機械、封裝和可訂購信息
7.5.2 I2C 編程模式
AFE539F1-Q1 具有兩線制串行接口（SCL 和 SDA）和一個地址引腳 (A0)，如引腳配置和功能 部分的引腳圖所示。I2C 總線由數據線 (SDA) 和帶上拉結構的時鐘線 (SCL) 組成。當總線空閑時，SDA 和 SCL 線都被拉高。所有與 I2C 兼容的器件通過開漏 I/O 引腳、SDA 和 SCL 連接到 I2C 總線。
I2C 規范規定控制通信的器件稱為控制器，而由控制器控制的器件稱為目標器件。控制器產生 SCL 信號。控制器還在總線上生成特殊的時序條件（啟動條件、重復啟動條件和停止條件）來指示數據傳輸的開始或停止。器件尋址由控制器完成。I2C 總線上的控制器通常是微控制器或數字信號處理器 (DSP)。AFE539F1-Q1 作為目標器件在 I2C 總線上運行。目標器件確認控制器命令，并在控制器控制時接收或發送數據。
通常，AFE539F1-Q1 充當目標接收器。控制器向 AFE539F1-Q1（目標接收器）寫入數據。但是，如果控制器需要 AFE539F1-Q1 內部寄存器數據，則 AFE539F1-Q1 充當目標發送器。在這種情況下，控制器從 AFE539F1-Q1 讀取數據。根據 I2C 術語，讀寫是指控制器。
AFE539F1-Q1 支持以下數據傳輸模式：
- 標準模式 (100Kbps)
- 快速模式 (400Kbps)
- 快速+ 模式 (1.0Mbps)
標準模式和快速模式的數據傳輸協議完全相同；因此，本文檔中將這兩種模式稱為 F/S 模式。超快速模式協議在數據傳輸速度方面受支持，但在輸出電流方面不受支持。與標準和快速模式的情況類似，低電平輸出電流為 3mA。AFE539F1-Q1 支持 7 位尋址。不支持 10 位尋址模式。該器件支持通用呼叫復位功能。發送以下序列會啟動器件內的軟件復位：啟動或重復啟動、0x00、0x06、停止。在 ACK 位的上升沿（在第二個字節之后）在器件內進行復位置位。
除了特定的時序信號外，I2C 接口還使用串行字節。在每個字節結束時，第九個時鐘周期產生并檢測確認信號。確認是指 SDA 線在第九個時鐘周期的高電平期間被拉低。非確認是指 SDA 線在第九個時鐘周期的高電平期間保持高電平，如圖 7-9 所示。
圖 7-9 I2C 總線上的確認和非確認