ZHCSSD2 july 2023 AFE539F1-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 特性說明
- 7.4 器件功能模式
- 7.5 編程
- 7.6
寄存器映射
- 7.6.1 NOP 寄存器（地址 = 00h）[復(fù)位 = 0000h]
- 7.6.2 REF-GAIN-CONFIG 寄存器（地址 = 15h）[復(fù)位 = 0401h]
- 7.6.3 COMMON-CONFIG 寄存器（地址 = 1Fh）[復(fù)位 = 13FFh]
- 7.6.4 COMMON-TRIGGER 寄存器（地址 = 20h）[復(fù)位 = 0000h]
- 7.6.5 COMMON-PWM-TRIG 寄存器（地址 = 21h）[復(fù)位 = 0001h]
- 7.6.6 GENERAL-STATUS 寄存器（地址 = 22h）[復(fù)位 = 00h、DEVICE-ID、VERSION-ID]
- 7.6.7 INTERFACE-CONFIG 寄存器（地址 = 26h）[復(fù)位 = 0000h]
- 7.6.8 STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[復(fù)位 = 0003h]
- 7.6.9 SRAM-CONFIG 寄存器（地址 = 2Bh）[復(fù)位 = 0000h]
- 7.6.10 SRAM-DATA 寄存器（地址 = 2Ch）[復(fù)位 = 0000h]
- 7.6.11 MAX-OUTPUT 寄存器（SRAM 地址 = 20h）[RESET = 007Fh]
- 7.6.12 MIN-OUTPUT 寄存器（SRAM 地址 = 21h）[復(fù)位 = 0000h]
- 7.6.13 FUNCTION-COEFFICIENT 寄存器（SRAM 地址 = 22h）[復(fù)位 = 01F4h]
- 7.6.14 PWM-FREQUENCY 寄存器（SRAM 地址 = 23h）[復(fù)位 = 000Bh]
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RTE|16
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RTE|16
訂購信息
7.5.2.2 I2C 更新序列
對于單次更新，AFE539F1-Q1 需要一個開始條件、一個有效的 I2C 地址字節(jié)、一個命令字節(jié)以及兩個數(shù)據(jù)字節(jié)，如表 7-6 中所示。
圖 7-12 I2C 總線協(xié)議
表 7-6 更新序列
| MSB | .... | LSB | ACK | MSB | ... | LSB | ACK | MSB | ... | LSB | ACK | MSB | ... | LSB | ACK |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 地址 (A) 字節(jié) 節(jié) 7.5.2.2.1 |
命令字節(jié) 節(jié) 7.5.2.2.2 |
數(shù)據(jù)字節(jié) - MSDB | 數(shù)據(jù)字節(jié) - LSDB | ||||||||||||
| DB [31:24] | DB [23:16] | DB [15:8] | DB [7:0] | ||||||||||||
收到每個字節(jié)后，AFE539F1-Q1 通過在單個時鐘脈沖的高電平期間將 SDA 線拉至低電平來確認該字節(jié)，如圖 7-12 所示。這四個字節(jié)和確認周期構(gòu)成了單次更新所需的 36 個時鐘周期。一個有效的 I2C 地址字節(jié)選擇 AFE539F1-Q1。
圖 7-12 I2C 總線協(xié)議命令字節(jié)設(shè)置所選 AFE539F1-Q1 器件的工作模式。如果要在通過該字節(jié)選擇工作模式時進行數(shù)據(jù)更新，AFE539F1-Q1 器件必須接收兩個數(shù)據(jù)字節(jié)：最高有效數(shù)據(jù)字節(jié) (MSDB) 和最低有效數(shù)據(jù)字節(jié) (LSDB)。AFE539F1-Q1 器件在 LSDB 之后的確認信號下降沿執(zhí)行更新。
使用快速模式（時鐘 = 400kHz）時，最大更新速率限制為 10kSPS。使用快速+ 模式（時鐘 = 1MHz）時，最大更新速率限制為 25kSPS。收到停止條件后，AFE539F1-Q1 器件將釋放 I2C 總線并等待新的啟動條件。