ZHCSQC1E June 2022 – April 2025 ADC12DJ5200-EP
PRODUCTION DATA
在前臺(tái)校準(zhǔn)模式下，每個(gè)輸入和每個(gè) ADC 內(nèi)核的輸入失調(diào)電壓可通過 SPI 寄存器進(jìn)行調(diào)整。OADJ_A_FG0_VINx 和 OADJ_A_FG90_VINx 寄存器（寄存器 0x344 到 0x34A）用于在采樣模擬輸入 x 時(shí)調(diào)整 ADC 內(nèi)核 A 的失調(diào)電壓（其中 x 是指 A 表示 INA±、B 表示 INB±）、其中 FG0 寄存器用于雙通道模式，F(xiàn)G90 用于單通道模式。OADJ_B_FG0_VINx 用于在對(duì)采樣輸入 x 時(shí)調(diào)整 ADC 內(nèi)核 B 的失調(diào)電壓。OADJ_B_FG0_VINx 適用于單通道模式和雙通道模式。要在雙通道模式下調(diào)整失調(diào)電壓，只需調(diào)整對(duì)所需輸入進(jìn)行采樣的 ADC 內(nèi)核的失調(diào)電壓。在單通道模式下，ADC 內(nèi)核 A 的失調(diào)量和 ADC 內(nèi)核 B 的失調(diào)量必須一起調(diào)整。單通道模式下兩個(gè)內(nèi)核失調(diào)的差異將導(dǎo)致 fS/2 處產(chǎn)生獨(dú)立于輸入的雜散。這些寄存器可用于補(bǔ)償單通道模式下的 fS/2 雜散。更多信息，請(qǐng)參閱校準(zhǔn)模式和修整部分。