ZHCUC05A November 2022 – May 2024 AFE7900 , AFE7901 , AFE7903 , AFE7906 , AFE7920 , AFE7921 , AFE7950 , AFE7950-SP , AFE7951 , AFE7953 , AFE7954 , AFE7955 , AFE7958
- 1
- 摘要
- 商標
- 1 引言
- 2 先決條件
- 3 典型裸機設(shè)計流程
- 4 背景
- 5 添加 Microblaze 和 SPI IP 以便在 Vitis 中用于嵌入式開發(fā)
- 6 在 Vitis 中創(chuàng)建新平臺
- 7 在 Vitis 中新建應(yīng)用工程
- 8 構(gòu)建應(yīng)用工程
- 9 為 AFE79xx EVM 生成 SPI 日志
- 10AFE79xxEVM 板修改
- 11配置 AXI GPIO
- 12配置 AXI SPI
- 13設(shè)置硬件和為硬件加電
- 14為 VADJ_FMC 設(shè)置 ZCU102 電路板接口
- 15調(diào)試應(yīng)用工程并設(shè)置 Vitis 串行終端
- 16執(zhí)行應(yīng)用
- 17修訂歷史記錄
4 背景
此示例使用了軟核 Microblaze，因為 Microblaze 可以在大多數(shù) Xilinx FPGA 系列中實例化。SPI、UART 和 GPIO AXI 塊在頻率相對較低的 AXI 時鐘上運行。如圖 4-1 所示，AXI 外設(shè)由 Microblaze 塊通過智能互連進行控制。
圖 4-1 采用 Microblaze 和 AXI 外設(shè)的典型塊設(shè)計Microblaze 的 HP 端口驅(qū)動 AXI 外設(shè)塊設(shè)計。100MHz 差分時鐘源需要為整個 IP 提供時鐘。此示例使用 100MHz 差分時鐘源，因為該時鐘在大多數(shù) FPGA EVM 中通常作為“用戶時鐘”提供。所有其他時鐘頻率通過時鐘向?qū)г趦?nèi)部生成。根據(jù)系統(tǒng)中所需的獨立 SPI 總線數(shù)量，可將更多 AXI SPI IP 添加到塊設(shè)計中。