模擬輸入模塊結構

www.ti.com 上的模擬輸入模塊終端設備 應用頁面提供了有關 TI PLC 模擬輸入解決方案的豐富信息源。此頁面支持 AIN 模塊的通用結構，如圖 2 所示。

圖 2 模擬輸入模塊結構

本文檔重點說明 AIN 模塊之間的差異主要在于模擬前端子系統。

分辨率和轉換時間是通常決定 AIN 架構選擇的兩個基本規格。分辨率是指表示為 ADC 代碼的可分辨模擬輸入電平的數量，轉換時間是將單個通道轉換為數字代碼所需的時間。分辨率和轉換時間在本質上決定了前端的核心器件，即模數轉換器 (ADC)。

周期時間是 AIN 模塊的另一個重要規格。周期時間是指轉換所有輸入通道所需的時間。如果通道是按順序轉換的（如在多路復用系統中），則周期時間等于通道數乘以轉換時間（tCycle = N × tConv；其中 N 是通道數）。如果通道是并行轉換的（就像在同步采樣 (simsam) 系統中那樣），則 (tCycle = tConv)。

AIN 模塊的 ADC 速度應該有多快？

模擬輸入模塊采樣的典型工業和工藝信號本質上較慢且帶寬有限。一些輸入（例如壓力）可能會經歷快速轉換，控制器需要捕獲這些轉換，在這些情況下可以定義更寬的帶寬。盡管輸入帶寬通常受到限制，但這具有欺騙性，導致設計人員認為 ADC 較慢。由于通道數量較多和取平均值要求，可能需要更高的 ADC 采樣率。

考慮這樣一個示例，設計人員希望為多路復用 8 通道 AIN 模塊選擇單通道 ADC。假設不需要平均值計算，并且通道帶寬僅為 2kHz，因此每通道需要 4kSPS。由于依次有 8 個通道，因此 ADC 需要更高的采樣率（吞吐量），最低 32kSPS。每個通道的轉換時間 (tConv = 1 / 32kSPS) = 31.25μs)。請注意，本例中的周期時間為 tCycle = 8 × tConv = 252μs。

此示例說明，開始時要符合每通道 2kHz 帶寬的基本要求，最終需要 32kSPS 的 ADC 吞吐量和 31.25μs 的轉換時間。如果需要更高的帶寬或更多的每通道樣本數進行平均計算，則 ADC 的吞吐量要求會增加。

多通道前端架構

模擬輸入模塊的多通道模擬前端本質上有四種不同的架構。這些模塊在以下方面有所不同：可支持的共模電壓、擁有的 ADC 內核數量及其集成度。

1. 通道間隔離式架構在所有架構中均支持最高共模電壓范圍。但是，通道間要求每個通道具有單獨的前端、ADC、隔離式電源和信號隔離，從而導致成本更高，面積通常也更大。
2. 同步采樣 (simsam) ADC 在所有架構中具有最短的周期時間。當需要在通道之間進行同步時，例如對電源線的 3 個相位或振動傳感器的 3 個軸進行采樣時，Simsam 也至關重要。
3. 具有集成多路復用器的多通道 ADC：這種模塊通常能夠以更優成本實現特定性能。與外部多路復用器架構相比，具有集成多路復用器的多通道 ADC 通?？蓪崿F更短的掃描時間。
4. 外部多路復用器可作為成本最低的多通道設計，在器件選擇方面也具有一定的靈活性。圖 3 顯示了此架構為何需要更多設計工作，多路復用器和驅動器輸出經歷了非常大的瞬變，因此穩定時間是此類架構轉換時間的限制因素。

圖 3 多通道前端類型

表 1 總結了這些架構之間的主要區別。

多路復用架構

本產品概述將重點介紹多路復用架構。大多數 PLC 輸入模塊采用多路復用架構。為簡單起見，本文檔考慮了高輸入阻抗類型的模塊，首先討論差分輸入，然后介紹相應的單端前端。

圖 4 以兩個正交比例尺顯示了不同的架構，一個用于分辨率（12 位至 24 位），另一個用于轉換時間（200μs 轉換時間降至 2μs）。這些設計可歸類為使用逐次逼近寄存器 (SAR) ADC 實現的中等分辨率（高達 16 位）和主要依靠 DS ADC 的高分辨率（16 至 24 位之間）。

可以根據轉換時間對每組設計（中分辨率或高分辨率）進行進一步劃分，如圖 4 所示。每個架構都由架構 1：單端高壓 SAR 到架構 8：Simsam Δ-Σ 中討論的參考編號（1 到 8）表示。

圖 4 多路復用架構選擇圖

架構 1：單端高壓 SAR

第一種架構基于高壓輸入 100kSPS SAR ADS8689，該架構集成了可編程增益放大器 (PGA) 和電壓基準。該 ADC 為單端，輸入阻抗為 1MΩ，因此可使用精密儀表放大器 (INA) 將差分輸入信號轉換為單端輸出信號并提供高輸入阻抗。INA 之前有一個低泄漏差分 MUX507，可支持 8 個通道。無需輸入縮放，因為 ADS8689 可直接支持高達 ±12V 的輸入。

鑒于 INA 和集成 PGA/濾波器的穩定時間，該架構非常適合根據所需的分辨率實現 80μs 至 120μs 的最短轉換時間。ADS8681 或 ADS8685 器件具有更高的采樣率，可以通過求平均值來提高噪聲性能。

圖 5 架構 1

INA823 的一種替代方案是 INA188 器件，該器件提供更低的噪聲和偏移誤差，但帶寬更低、I_Q 更高。選擇 INA 的標準是低偏移和增益漂移、高 CMRR、低噪聲、高壓擺率和帶寬。

ADS86xx 是一款單輸入 ADC，具有 12 至 18 位的分辨率以及 100kSPS 至 1MSPS 的采樣速度，因此可為系統實施提供極大的靈活性。請注意，較高的采樣頻率不會縮短轉換時間，但可以使用較高的采樣速度來計算每個通道多個樣本的平均值并增加有效位數 (ENOB)。

在多路復用 SAR 架構中，有兩個因素對于確定可實現的最短轉換時間至關重要：(1) 前端（包括所有放大器）達到所需精度的穩定時間，(2) ADC 輸入緩沖器的穩定時間，特別是在緩沖器帶寬有限的情況下。這兩個因素決定了最終速度，而不是 ADC 吞吐能力。

關于通道數量，其他多路復用器選項可用于 4 個通道。還可以選擇使用故障保護多路復用器來簡化輸入保護。多路復用器的選擇標準是使輸入阻抗保持在高電平的低關斷狀態漏電流 < 0.2μA，用以降低電流測量誤差的低導通狀態漏電流，以及用以縮短穩定時間的低輸出電容。

對于具有單端輸入的模塊，需要一個單端多路復用器后跟一個放大器。放大器必須具有高壓擺率以支持快速趨穩，并具有相對較低的溫漂以減少誤差。以下列表顯示了滿足這些要求的放大器：

關于多路復用器選擇，表 5 顯示了單端前端設計的可用選項。

有關此類架構的詳細設計原理圖和性能，請參閱模擬輸入模塊的成本優化型高性能前端設計 應用手冊。

架構 2：差分、低壓 SAR

為了實現更短的轉換時間，選擇了 ADS886x 系列差分 SAR。ADC 沒有輸入濾波器，因此該 ADC 可以實現較短的穩定時間。該架構需要外部電壓基準（例如 REF3040）和全差分驅動器（例如 THP210）。該差分驅動器沒有高阻抗輸入，因此在驅動器前面使用運算放大器緩沖器（例如 OPA2197）。當兩個器件并聯使用時，差分多路復用器 TMUX6209 會啟用 8 通道輸入。

圖 6 架構 2

ADS88xx 系列包括 16 位和 18 位器件，采樣率高達 1MSPS，如表 6 所示。

該器件系列的工作溫度范圍為 –40°C 至 85°C。

表 7 顯示了其他放大器選項。請注意，較低的漂移通常伴隨較高的電流消耗。

如果信號鏈需要 2.5V (REF3025) 和 3.3V (REF3033) 電平，而不是 REF3040 提供的 4.096V，則 REF30xx 系列電壓基準也可以提供這些電平。

TIPD151 參考設計展示了此類架構，TIPD169 是單端實現的另一個示例。

架構 3：集成多路復用器 SAR

通過選擇具有集成多路復用器的器件，可使用 SAR ADC 實現最短轉換時間：ADS8688 具有 ±10V 輸入的 16 位、500kSPS、8 通道 SAR ADC。對于差分輸入，INA823 或 INA188 可用作高阻抗差分轉單端轉換器（增益為 1）。

圖 7 架構 3

ADS8688 為每個通道提供短至 2μs 的轉換時間。此外，ADS8688 屬于 ADS86xx 器件系列，該系列具有不同的分辨率和通道數選項。

TIDA-01214 和 TIDA-00170 參考設計是此類架構的兩個示例。

架構 4：高電壓 Δ-Σ

ADS125H02 是一款 24 位、40kSPS、2 通道 Δ-Σ ADC，支持高達 ±20V 的輸入信號。除了 TMUX6209 外，該器件還用于架構 4 中，以實現 8 通道高分辨率模擬輸入前端。

該 ADC 具有數字濾波器，其延遲會將最小多路復用轉換時間限制為 200μs。集成 PGA 和雙激勵電流源使該架構能夠支持溫度輸入（RTD 和 TC 輸入），從而創建通用模擬輸入模塊。

圖 8 架構 4

表 4 和表 5 中列出了備選的差分或單端多路復用器。

在多路復用架構中使用 Δ-Σ 轉換器時，設計人員需要注意 ADC 延遲參數或數字穩定時間。在通道之間切換時，需要將前一通道的舊樣本從數字濾波器中清除，這需要多個時鐘周期。ADS125H02 轉換器以 40kSPS 運行時的最小延遲為 0.179ms，這意味著最短轉換時間約為 180μs 至 200μs，相當于轉換器在多路復用模式下使用時的最大吞吐量為 5.58kSPS。

有關該架構設計步驟的詳細信息，請參閱具有可配置電壓和電流輸入的四通道差分輸入 DAQ 前端電路 電路設計文檔和使用 ADS125H02 簡化 ±10V PLC 模擬輸入模塊信號鏈 應用簡介。

架構 5：高分辨率 SAR

此架構類似于架構 3，使用更高分辨率的 SAR ADC ADS8924B、更高性能的全差分驅動器 THS4551、OPA2189 緩沖運算放大器和低泄漏差分多路復用器 MUX36D08。

圖 9 架構 5

ADS89xxB 系列具有多個在 250kSPS 至 1MSPS 下運行的器件：

TIDA-01057 參考設計展示了此架構的前端設計。

架構 6：高速 Δ-Σ

當需要高分辨率且轉換時間短至 10μs 時，可將 ADS127L11 24 位 1MSPS 單通道 Δ-Σ ADC 與 MUX36D08 和 INA851 結合使用。INA851 是一款失調電壓為 35μV、帶寬為 22MHz、輸入噪聲為 3.2nV/√Hz、壓擺率為 37V/μs 的出色全差分精密 INA。4.096、5ppm REF6041 電壓基準使該高線性度信號鏈能夠實現高 SNR。

圖 10 架構 6

與具有外部多路復用器的其他架構類似，可根據通道數量提供差分和單端多路復用器替代方案。請參閱表 4 和表 5。

可編程增益放大器 PGA855 是 INA851 的替代產品。另一個替代產品是雙路高壓擺率運算放大器（如 OPA2189），后接差分放大器（如 THS4551），類似于架構 5：高分辨率 SAR。

其他電壓基準選項包括 2.5V REF6025 和高性能 REF70 系列。

有關此架構前端設計的某些方面，請參閱 THP210 和 ADS127L11 性能 應用手冊。

同步采樣架構

盡管多路復用輸入架構可以實現相對較短的轉換時間，但某些應用需要非常短的周期時間或對輸入進行同步采樣。在這些情況下，需要多個并行轉換的 ADC。多個 ADC 可以是單獨的器件，也可以是一個芯片中的多個 ADC 內核。

架構 7：Simsam SAR

設計中等分辨率系統時，可選擇使用 ADS8588，這是一款 16 位、500kSPS、8 通道 simsam SAR ADC，具有集成前端和 2.5V 基準。使用 INA823 等 INA 將差分輸入信號轉換為 ADC 的單端輸出，同時還提供高輸入阻抗。

ADS8588 還集成了一個數字均值濾波器，能夠通過均值計算來提高 SNR，但會以降低吞吐量為代價。

圖 11 架構 7

ADS85xx 是一系列 simsam SAR ADC，提供 14b 至 18b 的分辨率、不同通道數量（4 至 8 之間）以及 200kSPS 至 500kSPS 的速度，如表 10 所示。

更多有關此架構的信息，請參閱 TIDA-00834 參考設計。

架構 8：Simsam Δ-Σ

對于需要更高分辨率同步采樣的應用，請選擇 Δ-Σ ADC，例如 ADS131A04。這款 24 位、128kSPS、4 通道同步采樣 ADC 集成了電壓基準，可用于 4 通道設計。但是，ADS131A04 需要驅動器放大器，因為該器件具有低輸入阻抗。全差分放大器（例如 THS4561）用于驅動 ADC 輸入并將輸入信號調節到滿量程電平 (±4V)。OPA2145 等雙路運算放大器緩沖器用于驅動 THS4561，以實現高輸入阻抗。

圖 12 架構 8

TIDA-00835 參考設計是 simsam Δ-Σ 架構的一個示例。

比較 AIN 架構

采用不同架構可幫助模塊設計人員根據目標要求優化性能與成本。不同的架構主要在可實現的轉換時間和周期時間以及分辨率上有所不同。表 11 對這些差異進行了總結，假設所有架構都是差分的且具有 N 個通道，并給出了由包含星號的水平條表示的相對成本估算值。

本概述并未涵蓋會影響前端設計的 AIN 模塊的幾個特性，相關內容在其他文獻中進行介紹。這些特性包括：

• 支持高共模電壓
• 支持雙端子 V/I 輸入
• 采用 5V 單電源的雙極 ±10V 輸入設計

器件選擇

以下列表介紹了在設計多路復用輸入時前端元件的相關參數。

• 對于多路復用器，低關斷狀態泄漏會增加輸入阻抗。低導通狀態泄漏可減小電流輸入中的誤差。高輸入絕對最大電壓簡化了保護并支持更高的共模電壓。低串擾可減少轉換誤差。而對于高采樣率和大量通道的情況，低輸出電容可縮短穩定時間。通常，導通狀態阻抗在高阻抗通道情況下不起重要作用。
• 對于放大器，低溫漂對于高分辨率通道非常重要。尋找支持多路復用器的零漂移放大器。低噪聲對于高分辨率系統（18b 或更高）也很重要，可增加 ENOB。一些放大器具有可簡化保護的過壓保護。對于較短的轉換時間，需要高轉換率和寬帶寬。
• 對于儀表放大器，需要低溫漂和增益漂移，因為 INA 很難通過校準進行補償。高 CMRR 和低噪聲可改善 ENOB。為了實現較短的轉換時間，需要高壓擺率和寬帶寬，過壓保護有助于簡化通道輸入保護。