2 慢速輸入邊沿速率

隨著速度的提高，邏輯器件對慢速輸入邊沿速率變得更加敏感。較慢的輸入邊沿速率及輸出切換時電源軌上產生的噪聲可能會導致過多的輸出誤差或振蕩。如果未使用的輸入被懸空或未主動保持在有效邏輯電平，則會發生類似的情況。

這些功能問題是由于在開關期間，輸出負載電流 (I_O) 流經寄生引線電感時在器件的電源系統中引起的電壓瞬變造成的（見 圖 2-1）。由于器件的內部電源節點在整個集成電路中用作電壓基準，因此電感電壓尖峰 V_GND 會影響信號出現在內部柵極結構中的方式。例如，當器件接地節點處的電壓上升時，輸入信號 V_i’ 的幅度似乎會降低。如果發生違反閾值的情況，這種不良現象隨后可能會錯誤地更改輸出。

在輸入邊沿緩慢上升的情況下，如果 GND 的電壓變化足夠大，則器件的視在信號 V_i’ 似乎被驅動回越過閾值，而輸出開始進行反向開關操作。如果出現最壞的情況（所有輸出同時開關并帶有較大的瞬態負載電流），慢速輸入邊沿會反復驅動回越過閾值，導致輸出振蕩。因此，不應超出器件的最大輸入轉換時間，以免損壞電路或封裝。

如果長時間將一個 0.8V 到 2V 之間的電壓施加到輸入端，這種情況就變得至關重要，不應忽略，尤其是位數越高且封裝（SSOP、TSSOP）越密集時。例如，如果一個 18 位收發器有 36 個 I/O 引腳在閾值處懸空，則來自 V_CC 的電流可以高達 150 mA 至 200 mA。器件消耗的功率約為 1W，會導致嚴重的過熱問題。器件的這種持續過熱會影響其可靠性。另外，由于輸入位于閾值區域，輸出往往會振蕩，長此以往會對內部電路造成損壞。數據表顯示了當輸入處于 TTL 電平時電源電流 (ΔI_CC) 的增加情況 [對于 ABT V_I = 3.4V，ΔI_CC = 1.5 mA（見 表 2-1）]。當輸入位于閾值區域時，這變得更加重要，如圖 2-2 所示。

這些特性對于所有 CMOS 輸入電路（包括微處理器和存儲器）而言都是典型特征。

對于 CBT 或 CBTLV 器件，這適用于控制輸入。對于 FB 和 GTL 器件，這僅適用于控制輸入和 TTL 端口。

只要驅動器在傳輸路徑或總線上處于活動狀態，接收器的輸入就始終處于有效狀態。只要上升和下降時間在數據表限制范圍內，就不會違反輸入規范。但是，當驅動器處于高阻抗狀態時，接收器輸入不再處于所定義的電平，往往會懸空。當多個收發器共享同一總線時，這種情況可能會惡化。圖 2-3 是典型總線系統的一個示例。當所有收發器都處于非活動狀態時，總線線路電平未定義。當達到由總線上每個元件的泄漏電流所確定的電壓時，這種情況稱為懸空狀態。結果是功耗會顯著增加，并有損壞總線上所有元件的風險。建議在不使用輸入或 I/O 引腳時，或驅動這些引腳的器件處于高阻抗狀態時，將其保持在有效的邏輯電平。