4 了解時鐘權衡因素以及對 ADC 性能的意義

現在進入應用手冊的精彩部分。這里，我們將討論嘗試在高速轉換器設計中實現良好性能時需要考慮的多種權衡因素。我們從源開始，也就是實驗室中用作采樣時鐘源的信號發生器。該實驗使用了多個信號發生器。信號發生器的相位噪聲測量結果可以在圖 4-1 中看到。這些相位噪聲測量值是信號發生器直接連接到相位噪聲分析儀得到的。所有信號發生器都配置了 25MHz 輸出信號和 +10dBm 輸出功率。請注意，信號發生器可能有特定的升級或選項來增強現有的默認配置。

圖 4-1 25MHz 和 +10dBm 輸出功率級別下不同信號源的相位噪聲曲線

所有實驗都使用了 ADC3683 評估板（即 EVM），其中包含三個不同的 10MHz 基準鎖定信號發生器：一個提供時鐘輸入，另一個提供模擬輸入，第三個提供 ADC3683 所需的數據時鐘輸入，如圖 4-2 所示。所有這些進入 ADC3683 的輸入均通過帶通濾波器進行濾波，以去除信號發生器任何其他不必要的噪聲和雜散。用于數據時鐘輸入的信號發生器是 R&S SGS100A。對于模擬輸入，我們使用了截至 2024 年 9 月市場上性能最高的信號發生器 R&S SMA100B。除非另有說明，否則這兩個信號發生器在所有實驗中都保持不變。

圖 4-2 實驗室中的 ADC 測試測量設置

圖 4-3 比較了轉換器在不斷提高的模擬輸入頻率下的交流性能或 SNR。在這里，ADC3683 的時鐘頻率為 25MSPS，使用的信號發生器與圖 4-1 中不同。對于測試的每個源，時鐘在 +10dBm 保持恒定，且模擬輸入頻率從 2MHz 掃描到 30MHz。測量 SNR 值（以 dBFS 為單位）之前，在每個頻率點將模擬信號源信號發生器輸出功率級別調整為 -1dBFS。為了保持實驗的一致性，模擬輸入源始終使用具有最高性能的信號源，未曾改變。如圖 4-1（理論）和圖 3-1（實際）兩個圖所示，當模擬頻率增加時，SNR 開始滾降并惡化，或者說 SNR 受抖動限制。這意味著 ADC 時鐘源和/或時鐘信號鏈的抖動或相位噪聲開始主導轉換器的整體性能，導致轉換器以噪聲更大的時鐘源運行時 ADC 的 SNR 更差。隨著模擬輸入頻率變高，每個信號發生器的相位噪聲貢獻略有不同，而在頻率較低時，相位噪聲的影響較小。

圖 4-3 在 25MSPS 和 +10dBm 條件下，以 -1dBFS 模擬輸入信號運行 ADC 時，不同時鐘信號源下 ADC3683 SNR 與 Fin 間的關系

時鐘壓擺率是影響 ADC 性能的另一個關鍵特性。時鐘邊沿的壓擺率越快，降低時鐘抖動的幾率就越高。此外，當采樣時鐘邊沿穿過 ADC 采樣閾值時，較快的壓擺率會更大限度降低時鐘邊沿的時序不確定性。圖 4-4 展示了采樣時鐘壓擺率對 ADC 性能的影響。如圖所示，當 25MSPS 時鐘源的振幅電平從 +10dBm 降低到 -15dBm 并為模擬輸入頻率（5MHz、實線和 30MHz、虛線）保持恒定的輸出功率電平時，SNR 開始隨著時鐘信號源變為 -5dBm 或更小而降低。請注意，每個 ADC 都有獨特的靈敏度級別，-5dBm 并不適用于所有 ADC。-5dBm 僅對此 ADC 測試用例有效，用于演示時鐘源上更快的壓擺率如何使 ADC 獲得最佳 SNR。使用時鐘緩沖器進行正弦波-方波轉換介紹了使用 TI 的時鐘緩沖器來提高時鐘轉換率的技術，轉換率對噪聲的影響更詳細地介紹了時鐘轉換率對轉換器性能的影響。

圖 4-4 SNR 與采樣時鐘振幅（壓擺率）間的關系