ZHCAEM8A October 2024 – April 2025 ADC3641 , ADC3642 , ADC3643 , ADC3661 , ADC3662 , ADC3663 , ADC3681 , ADC3682 , ADC3683 , LMK04368-EP , LMK04832 , LMK04832-SEP , LMK04832-SP , LMX1204 , LMX1205 , LMX1404-EP , LMX1860-SEP , LMX1906-SP , LMX2571 , LMX2571-EP , LMX2572 , LMX2572LP , LMX2594 , LMX2595 , LMX2615-SP , LMX2694-EP , LMX2694-SEP , LMX2820

3 了解相位噪聲或抖動如何影響 ADC 性能

方程式 1 描述了 ADC 的 SNR 關系。SNR_Q 是 ADC 固有的量化噪聲、SNR_N 是 ADC 的熱噪聲，SNR_J 是貢獻的總體抖動。SNR_J（如方程式 4 所示）是整個時鐘信號鏈加性抖動和相對于模擬輸入頻率的 ADC 固有孔徑抖動的組合。以下公式清晰表明，總體 SNR 性能不僅僅取決于時鐘抖動，而是多個項的綜合結果。

方程式 1.

{S N R}_{A D C} [d B c] = - 20 l o g ? \sqrt{{{[10}^{(\frac{{- S N R}_{Q}}{20})}]}^{2} + {{[10}^{(\frac{{- S N R}_{N}}{20})}]}^{2} + {[10^{(\frac{{- S N R}_{J}}{20})}]}^{2}}

方程式 2.

{S N R}_{Q} [d B c] = q u a n t i z a t i o n o f A D C

方程式 3.

{S N R}_{N} [d B c] = t h e r m a l S N R o f A D C

方程式 4.

{S N R}_{J} [d B c] = o v e r a l l j i t t e r = - 20 l o g ? (2 \times π \times f_{i n} \times t_{J})

方程式 5.

t_{J} = c o m b i n e d r m s j i t t e r = \sqrt{{(c l o c k i n p u t j i t t e r)}^{2} + {(A D C a p e r t u r e j i t t e r)}^{2}}

圖 3-1 使用更高性能的 TI ADC 之一 ADC3683 來模擬了方程式 1。每條有色曲線表示一個不同的時鐘抖動值，說明了在整個模擬輸入頻率范圍內增加時鐘抖動如何降低 ADC3683 的 SNR。請注意，對于低模擬輸入頻率，無論整體采樣時鐘抖動貢獻如何，ADC SNR 性能都會保持不變，因為 ADC 量化噪聲項和 SNR 熱噪聲項明顯高于時鐘輸入抖動項。但是，隨著模擬輸入頻率的增加，SNR 開始下降，因為時鐘輸入項開始主導組合的 rms 抖動項并掩蓋 ADC 量化噪聲項和 SNR 熱噪聲項，如方程式 4 和方程式 5 所示。很明顯，SNR 下降量在很大程度上取決于總體抖動貢獻、ADC 孔徑抖動（ADC3683 孔徑抖動為 180fs）以及時鐘輸入抖動與 ADC 孔徑抖動的幅度差。圖 3-1 中的紅色虛線展示了 ADC3683 可實現的出色性能。綠色和黃色曲線純粹是理論曲線，無法在實踐中實現，旨在進一步展示時鐘抖動和 ADC SNR 之間的關系。

圖 3-1 SNR 與 Fin 外部時鐘抖動關系

如前所述，當使用更高的模擬輸入頻率時，需要性能更好的時鐘。這是因為增加模擬輸入信號的斜率或壓擺率會導致較大的轉換誤差。為了補償這種額外增加的誤差，系統需要抖動較小的時鐘。圖 3-2 更清楚地說明了隨著模擬輸入頻率的增加，具有相同抖動量的相同時鐘邊沿如何在相同時間內轉換為更大的增量誤差和更差的 SNR。

圖 3-2 低模擬輸入頻率與相同時間段內出現的相同采樣時鐘邊沿

圖 3-3 高模擬輸入頻率與相同時間段內出現的相同采樣時鐘邊沿