ZHCAEE1A August 2024 – October 2024 DP83822I , DP83826E , DP83826I , DP83867E , DP83867IR , DP83869HM
4.7.3.3 為改進(jìn) CI 性能應(yīng)探索的領(lǐng)域
如果在嘗試上述步驟后 CI 測(cè)試仍失敗，則很有可能是 DUT 方面的問題。以下是進(jìn)一步提高 CI 測(cè)試性能的一些建議：
- 檢查 CI 失敗頻率：
- 如果 CI 測(cè)試在較低頻率范圍內(nèi)失敗，請(qǐng)檢查電路板上連接器地或 MDI 線路附近的電源線、電源平面和電源。此外，請(qǐng)確認(rèn)電源未靠近任何噪聲源
- 如果 CI 測(cè)試在時(shí)鐘頻率范圍內(nèi)失敗，請(qǐng)檢查電路板上的時(shí)鐘布線或時(shí)鐘源。確認(rèn)它們未靠近連接器地或 MDI 線路
- 如果 CI 頻率在大約 10MHz 至 80MHz（正常的 PHY 工作頻率）時(shí)失敗，請(qǐng)嘗試以下建議
- DUT 的連接器地有可靠的大地連接路徑
- 移除未使用對(duì)上的 Bob Smith 端接來(lái)幫助進(jìn)行 CI 測(cè)試
- 在未使用的對(duì)上使用 Bob Smith 端接可以對(duì)大地提供更小的阻抗路徑。這會(huì)導(dǎo)致在未使用的對(duì)上流動(dòng)的共模噪聲更高，從而使噪聲進(jìn)一步耦合到已使用的對(duì)
- 在已使用的對(duì)上，由于存在共模扼流圈，所以共模阻抗通常較大
- 確認(rèn)連接器地和數(shù)字地之間存在接地隔離，以防止任何噪聲直接注入系統(tǒng)。這樣可以減少系統(tǒng)上的接地反彈影響
- 變壓器上無(wú)短接的中心抽頭
- 減少串?dāng)_
- 降低出現(xiàn)模式轉(zhuǎn)換的可能性
- 分立式磁性元件和 RJ45 連接器有助于減小 ESD 噪聲的注入面積并在 ESD 測(cè)試期間提高變壓器的性能
- 優(yōu)化 MDI 線路的布局以減少?gòu)闹車h(huán)境、接地反彈和 PCB 上的其他信號(hào)拾取的共模噪聲。
- 優(yōu)化 PCB 連接器地以提供更好的接地路徑，并更大程度地降低與 MDI 線路耦合產(chǎn)生的影響