在 DAC SRC 流程中，接收到的 ASI 總線可以首先通過(guò)采樣速率轉(zhuǎn)換器，因?yàn)榛祛l或多路復(fù)用可以在主 Fs 速率下運(yùn)行。默認(rèn)的 DAC 流程如圖 3-2 所示，其中以不同采樣速率運(yùn)行的 2 個(gè) ASI 數(shù)字輸入會(huì)在進(jìn)行數(shù)字濾波、音量控制、插值和 DAC 驅(qū)動(dòng)器之前進(jìn)行混頻/多路復(fù)用。與 ADC SRC 類似，用戶可為這兩種速率選擇主要 ASI 或輔助 ASI。 圖 3-2 顯示了主 Fs 作為較高速率（默認(rèn)模式）。

圖 3-2 TAx5x1x DAC SRC 概述 - 默認(rèn)模式

與 ADC 類似，用戶在對(duì) 2 個(gè)信號(hào)進(jìn)行混頻時(shí)需要觀察電平，而確定 DAC 混頻系數(shù)的公式如下所示，其中 w 表示幅度的權(quán)重或比例。例如，w=0.5 表示幅度的一半，在 16 位 DAC 混頻器系數(shù)中則轉(zhuǎn)換為 'h2000。一些路徑系數(shù)默認(rèn)為 'h4000，其滿量程幅度為 1。

對(duì)于主要 ASI（較高速率接口），DAC 混頻器系數(shù)通過(guò)寄存器頁(yè)面地址 0x11 和寄存器地址 0x08 至 0x47 進(jìn)行配置；對(duì)于輔助 ASI（較低速率），則通過(guò)寄存器頁(yè)面地址 0x11 和寄存器地址 0x48 至 0x57 進(jìn)行配置。

對(duì)于側(cè)鏈 DAC 混頻器，該系統(tǒng)通過(guò)寄存器頁(yè)面地址 0x11 和寄存器地址 0x58 至 0x77 進(jìn)行配置方程式 4。