ZHCADM8A October 2023 – May 2024 TAA5212 , TAA5242 , TAC5111 , TAC5112 , TAC5142 , TAC5211 , TAC5212 , TAC5242
2.3 差分直流耦合配置
在直流耦合差分輸入配置中，使用以下器件寄存器設置，并為 IN1P/M 提供相應的輸入波形以實現(xiàn)滿量程擺幅。針對不同的輸入阻抗和共模容差設置 B0_P0_R80 (0x50) 和 B0_P0_R85 (0x55)，更改第 13 行和 14 行中的寄存器設置。以下設置和圖基于輸入阻抗為 10kΩ 的模式 2。外部共模電壓設置為 2.8V。
圖 2-9 差分直流耦合寄存器設置
圖 2-10 -1dBrG (0dBrG = 4Vrms) 時的差分直流耦合輸入擺幅此處提供了電源共模設置下的頻率圖，描繪了 -60dBrG 輸入時的動態(tài)范圍和輸入交流信號短接至地時的 SNR。其他共模容差也可以得到類似的圖。
圖 2-11 -60dBrG 輸入時的差分直流耦合動態(tài)范圍
圖 2-12 輸入交流信號短接至地時的 SNR表 2-4 總結了差分直流耦合模式下兩種不同通用容差根據(jù)不同器件型號的輸入阻抗表現(xiàn)出的性能。表 2-5 總結了僅在差分直流耦合中支持 5KΩ 輸入阻抗的硬件引腳控制器件的性能。
表 2-4 直流耦合性能總結 - 軟件控制器件
| THDN（-1dBrG 時） | DR (dB) | SNR (dB) | ||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| HCMT 模式 | Zin | 外部 Vcm (V) | 0dBrG (Vrms) | TAC521x | TAA521x | TAC511x | TAC521x | TAA521x | TAC511x | TAC521x | TAA521x | TAC511x |
| 1 | 5K | 1.875 | 2.62 | -101 | -102 | 117 | 117 | 117 | 117 | |||
| 10K | 1.875 | 2.62 | -101 | -102 | 117 | 117 | 117 | 117 | ||||
| 40K | 1.875 | 2.62 | -98 | -99 | 107 | 106 | 106 | 106 | ||||
| 2 | 5K | 2.8 | 4 | -81 | -80 | 113 | 113 | 114 | 114 | |||
| 10K | 2.8 | 4 | -81 | -80 | 113 | 113 | 114 | 114 | ||||
| 40K | 2.8 | 4 | -82 | -81 | 105 | 105 | 105 | 105 | ||||
| 1 | 5K | 1.875 | 2 | -90 | 102 | 102 | ||||||
| 10K | 1.875 | 2 | -90 | 102 | 102 | |||||||
| 40K | 1.875 | 2 | -90 | 102 | 102 | |||||||
| 2 | 5K | 2.8 | 2 | -86 | 101 | 101 | ||||||
| 10K | 2.8 | 2 | -86 | 101 | 101 | |||||||
| 40K | 2.8 | 2 | -86 | 101 | 101 | |||||||
表 2-5 直流耦合性能總結 - 硬件控制器件
| THDN（-1dBrG 時） | DR (dB) | SNR (dB) | ||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| MD5 -MD4 |
Zin | 外部 Vcm (V) | 0dBrG (Vrms) | TAC5242 | TAC5142 | TAA5242 | TAC5242 | TAC5142 | TAA5242 | TAC5242 | TAC5142 | TAA5242 |
|
01 |
5K | 1.875 | 2.62 | -95 | -91 |
-96 |
111 |
99 |
111 |
111 |
99 |
111 |