ZHCACV9 july 2023 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC5120
圖 2-1 描述了輸入引腳的等效電路。在電容式耦合系統中,引腳的偏置由電壓在內部完成,如方程式 1 所示,其中 k 約為 0.5。
輸入引腳的寄存器設置:
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 7 | CH1_INTYP | R/W | 0h | 通道 1 輸入類型 0d = 麥克風輸入 1d = 線路輸入 |
| 6-5 | CH1_INSRC[1:0] | R/W | 0h | 通道 1 輸入配置 0d = 模擬差分輸入(必須禁用 GPI1 和 GPO1 引腳功能) 1d = 模擬單端輸入(必須禁用 GPI1 和 GPO1 引腳功能) 2d = 數字麥克風 PDM 輸入(為 PDMDIN1 和 PDMCLK 相應地配置 GPO 和 GPI 引腳) 3d = 保留 |
| 4 | CH1_DC | R/W | 0h | 通道 1 輸入耦合(適用于模擬輸入) 0d = 交流耦合輸入 1d = 直流耦合輸入 |
| 3-2 | CH1_IMP[1:0] | R/W | 0h | 通道 1 輸入阻抗(適用于模擬輸入) 0d = 典型 2.5kΩ 輸入阻抗 1d = 典型 10kΩ 輸入阻抗 2d = 典型 20kΩ 輸入阻抗 3d = 保留 |
| 1 | 保留 | R | 0h | 保留 |
| 0 | CH1_DREEN | R/W | 0h | 通道 1 動態范圍增強器 (DRE) 和自動增益控制器 (AGC) 設置 0d = 禁用 DRE 和 AGC 1d = 根據寄存器 108 (P0_R108) 中位 3 的配置啟用 DRE 或 AGC |
| P0_R59_D[1:0]:ADC_FSCALE[1:0] | VREF 輸出電壓(與內部 ADC VREF 相同) | 支持差分滿量程輸入 | 支持單端滿量程輸入 | AVDD 范圍要求 |
|---|---|---|---|---|
| 00(默認值) | 2.75 V | 2 VRMS | 1 VRMS | 3V 至 3.6V |
| 01 | 2.5V | 1.818 VRMS | 0.909 VRMS | 2.8 V 至 3.6 V |
| 10 | 1.375 V | 1 VRMS | 0.5 VRMS | 1.7 V 至 1.9 V |
| 11 | 保留 | 保留 | 保留 | 保留 |
| P0_R60_D[3:2]:CH1_IMP[1:0] | 通道 1 輸入阻抗選擇 |
|---|---|
| 00(默認值) | INxP 或 INxM 上的通道 1 輸入阻抗典型值為 2.5k? |
| 01 | INxP 或 INxM 上的通道 1 輸入阻抗典型值為 10k? |
| 10 | INxP 或 INxM 上的通道 1 輸入阻抗典型值為 20k? |
| 11 | 保留(不使用此設置) |