ZHCACV9 july 2023 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC5120
TLV320ADCX120 還可以支持更高的輸入共模容差，代價(jià)是噪聲性能降低幾分貝。該器件支持三種具有不同共模容差的不同模式，可以使用 CH1_INP_CM_TOL_CFG[1:0] (P0_R58_D[7:6]) 寄存器位對(duì)進(jìn)行配置。模式 0 提供最低噪聲性能。
| P0_R58_D[7:6]：CH1_INP_CM_TOL_CFG[1:0] | 通道 1 輸入共模容差 |
|---|---|
| 00（默認(rèn)值） | 通道 1 輸入共模容差：交流耦合輸入 = 100mVPP，直流耦合輸入 = 2.82VPP。 |
| 01 | 通道 1 輸入共模容差：交流/直流耦合輸入 = 1VPP。 |
| 10（高 CMRR 模式） | 通道 1 輸入共模容差：交流/直流耦合輸入 = 0AVDD（僅在輸入阻抗為 10k? 和 20k? 時(shí)才支持）。對(duì)于 2.5k? 的輸入阻抗，輸入共模公差為 0.4V 至 2.6V。 |
| 11 | 保留，不使用此設(shè)置。 |
在交流耦合模式下讓 ADC 實(shí)現(xiàn)出色性能。為了實(shí)現(xiàn)出色性能，必須實(shí)現(xiàn)以下設(shè)置。
對(duì)于 TLV320ADC6120 器件，使用先前的設(shè)置實(shí)現(xiàn) 表 2-10 中的性能。
| SNR (DRE ON) dB | SNR (DRE OFF) dB | |
|---|---|---|
| 單端 | 118 | 111 |
| 差分 | 122 | 112 |