7 動(dòng)態(tài)誤差（基準(zhǔn)電壓驅(qū)動(dòng)能力）

SAR ADC 邏輯在開始數(shù)字轉(zhuǎn)換之前首先對(duì)輸入進(jìn)行采樣。之后，SAR ADC 在適當(dāng)?shù)纳舷逓槊總€(gè)位轉(zhuǎn)換采樣 VREF。因此，電荷重新分配發(fā)生在 ADC 基準(zhǔn)引腳上的每一次位轉(zhuǎn)換之時(shí)。峰值電流的大小與數(shù)據(jù)轉(zhuǎn)換器的時(shí)鐘頻率成正比。MSB 轉(zhuǎn)換需要的是上限處的最大電荷，LSB 需要的是最小電荷。因此，從 MSB 到 LSB 的轉(zhuǎn)換過程中電流會(huì)變化。這種電流變化會(huì)根據(jù)輸出阻抗改變輸出。這種變化會(huì)轉(zhuǎn)化為非線性誤差。

圖 7-2 顯示了當(dāng) REF3433-Q1 用作基準(zhǔn)并且采樣 (CS) 頻率為 2MHz 和 64MHz 時(shí)鐘頻率時(shí)，AVDD（基準(zhǔn)引腳）處 12 位 TI SAR AD7049 在 1V 輸入時(shí)的瞬態(tài)電流圖。基準(zhǔn)引腳的負(fù)載電容為 10μF。電流是通過測(cè)量放在基準(zhǔn)引腳 ADC 和 REF3433Q 之間 500? 阻抗的壓降來測(cè)量的。

每次轉(zhuǎn)換的時(shí)間段為 0.5μs。數(shù)據(jù)轉(zhuǎn)換發(fā)生在從 MSB 到 LSB 的第 3 個(gè)時(shí)鐘到第 14 個(gè)時(shí)鐘之間（這是一個(gè)周期的前半部分）{參考 – ADC 數(shù)據(jù)表}。轉(zhuǎn)換期間的每個(gè)時(shí)鐘因電荷再分配而產(chǎn)生電流尖峰。我們可以看到從 MSB 到 LSB 電流尖峰呈非線性變化。SAR ADC 轉(zhuǎn)換過程中基準(zhǔn)引腳的最大電流在 1V 輸入下為 600μA。此電流隨輸入幅值而變化。這導(dǎo)致參考器件的輸出呈非線性變化，從而在 ADC 輸出中引入諧波失真，如白皮書《基準(zhǔn)電壓對(duì)總諧波失真的影響》 所述。

為了提高開關(guān)負(fù)載驅(qū)動(dòng)能力，必須將電容器放置在距離 SAR-ADC 基準(zhǔn)引腳很近的位置。在選擇電容時(shí)，還必須考慮基準(zhǔn)的穩(wěn)定性。

如果電流需求非常高（如果一個(gè)基準(zhǔn)驅(qū)動(dòng)多個(gè) ADC），則可以在輸出端使用低噪聲緩沖器。

另一個(gè)需要考慮的是從并聯(lián)基準(zhǔn)輸出引腳到 ADC 基準(zhǔn)引腳的布線電阻。布線電阻的最大壓降必須遠(yuǎn)小于 LSB/2。布線電阻的壓降等于 Rtrace × Imax。這會(huì)直接增加負(fù)載調(diào)節(jié)誤差。還需要盡可能減小布線長度，以減少布線電感。為了最大限度地減小這種誤差，必須將基準(zhǔn)放在非常接近 ADC 的 VREF 引腳的位置。如果基準(zhǔn)有 VOUT 感應(yīng)引腳，可通過將輸出感應(yīng)引腳連接到 ADC 的基準(zhǔn)引腳來消除布線電阻問題。