ZHCAAD4C June 2021 – November 2021 CD4052B , TS3A225E , TS3A44159
3.2 NMOS/PMOS 并聯開關
NMOS/PMOS 并聯開關由一個 n 通道傳輸晶體管和一個 p 通道傳輸晶體管并聯組成。圖 3-3 示出了 NMOS/PMOS 并聯開關的基本結構。在 n 通道 MOSFET 中，當漏極電壓低于 VG – VT 時，源漏電阻較低，其中 VG 為柵極電壓。在 p 通道 MOSFET 中，當源極電壓高于 VT + VG 時，源漏電阻較低。通過 n 通道和 p 通道傳輸晶體管的并聯組合，可在 0V 至 VG 的整個輸入電壓范圍內降低源漏電阻或通道電阻。當 OE 較低時，NMOS/PMOS 并聯開關中的 VG 為 VCC，0V 至 VCC 范圍內的信號可通過此開關。圖 3-4 示出了典型 NMOS/PMOS 并聯開關的 ron 和 VI 特性曲線的一般形狀，以及 NMOS 和 PMOS 特性。ron 和 VI 曲線的形狀因 NMOS 和 PMOS 的結構而異。NMOS/PMOS 并聯開關的缺點是輸入和輸出電容會因組合晶體管額外的源極和漏極面積而增加。
圖 3-3 NMOS/PMOS 并聯開關的基本結構
圖 3-4 典型 NMOS/PMOS 并聯開關的 ron 和 VI 特性 (VCC = 5V)