NEST157 May 2025 ADC32RF52 , ADC32RF54 , ADC32RF55 , ADC34RF52 , ADC34RF55 , ADC34RF72
6 理論示例：進行降取頻率規劃與
考慮交錯式 ADC 在 Fs 取樣公共射頻(RF)輸入訊號。交錯程序會以 Fs/2-Fin 導入突波，進而擾動所需訊號。採用降取 2 濾波器 (如圖 4所示) 可將此突波衰減至降取濾波器抑制限制內的電平。此外，降取程序可降低 ADC 的輸出資料率，實現符合成本效益的 FPGA 介接並簡化下游處理。此外，由於 SNR 中的 N (即雜訊) 減半，而 S (即訊號) 維持不變，寬頻雜訊降低會導入 3dB 流程增益。
圖 4 採用 70MHz FIN (降取係數為 2) 的 500MSPS 下理論資料降取濾波器響應。