ZHCS502H November 2011 – June 2024 UCC27523 , UCC27525 , UCC27526
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 說明（續(xù)）
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細說明
- 8 應(yīng)用和實施
- 9 電源相關(guān)建議
- 10布局
- 11器件和文檔支持
- 12修訂歷史記錄
- 13機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
7.3.1 VDD 和欠壓鎖定
UCC2752x 器件的 VDD 引腳電源電路塊具有內(nèi)部欠壓鎖定 (UVLO) 保護特性。當(dāng) VDD 上升且電平仍低于 UVLO 閾值時，無論輸入狀態(tài)如何，該電路都會將輸出保持為低電平。UVLO 通常為 4.2V，通常具有 300mV 的遲滯。當(dāng)?shù)?VDD 電源電壓具有來自電源的噪聲時，以及在系統(tǒng)開始進行開關(guān)、IDD 突然增加的情況下 VDD 偏置電壓下降時，該遲滯有助于防止發(fā)生抖動。它能夠在低電壓電平（如低于 5V）下運行，并具有出色的開關(guān)特性，尤其適合驅(qū)動新興的 GaN 功率半導(dǎo)體器件。
例如，在上電時，如果使能引腳激活或懸空，UCC2752x 驅(qū)動器器件輸出會保持低電平，直到 VDD 電壓達到 UVLO 閾值。OUT 信號的幅度隨 VDD 的增加而增加，直到達到穩(wěn)定狀態(tài) VDD。器件信息 中的同相運行表明，輸出保持在低電平，直到達到 UVLO 閾值，然后輸出與輸入同相。圖 7-5 中的反向運行表明，輸出保持在低電平，直到達到 UVLO 閾值，然后輸出與輸入異相。使用 UCC27526 時，僅當(dāng)在達到 UVLO 閾值之后 INX+ 為高電平并且 INX– 為低電平時輸出才會變?yōu)楦唠娖綘顟B(tài)。
由于器件通過 VDD 引腳消耗電流，以便對所有內(nèi)部電路進行偏置，因此，為了實現(xiàn)出色的高速電路性能，TI 建議使用兩個 VDD 旁路電容器來防止出現(xiàn)噪聲問題。TI 強烈建議使用表面貼裝元件。必須將一個 0.1μF 陶瓷電容器放置在盡可能靠近柵極驅(qū)動器器件的 VDD 至 GND 引腳的位置。此外，必須以并聯(lián)方式在非常靠近的位置連接一個具有相對較低 ESR 的更大電容器（例如 1μF），以幫助提供負載需要的高電流峰值。電容器的并聯(lián)組合具有低阻抗特性，以便在應(yīng)用中實現(xiàn)預(yù)期的電流電平和開關(guān)頻率。
圖 7-4 為同相驅(qū)動器上電
圖 7-5 為反相驅(qū)動器上電