ZHCSKZ7D June 2020 – August 2024 UCC21540-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
UCC21540-Q1 針對兩路輸出 VDD 和 VSS 引腳之間的每個電源電壓提供內(nèi)部欠壓鎖定 (UVLO) 保護(hù)功能。當(dāng) VDD 偏置電壓在器件啟動后低于 VVDD_ON 或在啟動后低于 VVDD_OFF 時,無論輸入引腳的狀態(tài)如何,VDD UVLO 功能都會將相應(yīng)通道輸出保持為低電平。VDDx UVLO 功能會在通道 A 和通道 B 之間獨(dú)立工作,允許需要低側(cè)輸出的自舉系統(tǒng)在高側(cè)偏置前能夠進(jìn)行充電。
當(dāng)驅(qū)動器的輸出級處于未偏置或 UVLO 狀態(tài)時,驅(qū)動器輸出通過限制驅(qū)動器輸出上電壓上升的有源鉗位電路保持低電平(如圖 8-1 所示)。在這種情況下,上部 PMOS 被 RHi-Z 阻斷,而下部 NMOS 柵極通過 RCLAMP 連接到驅(qū)動器輸出端。在該配置下,輸出被有效地鉗位至下部 NMOS 器件的閾值電壓,不管是否存在偏置電源,該閾值電壓通常約為 1.6V。
圖 8-1 有源下拉特性的簡化表示VDD UVLO 保護(hù)還具有遲滯功能 (VVDD_HYS)。當(dāng)電源存在接地噪聲時,該遲滯可防止抖動。得益于此,該器件還可以接受偏置電壓小幅下降,這種情況常見于器件開始開關(guān)和工作電流消耗突然增加時。
UCC21540-Q1 的輸入端還具有內(nèi)部欠壓鎖定 (UVLO) 保護(hù)功能。除非電源電壓 VCCI 在啟動時超過 VVCCI_ON,否則輸入不會影響輸出。當(dāng)電源電壓 VCCI 在啟動后降至 VVCCI_OFF 以下時,輸出會保持低電平,并且無法響應(yīng)輸入。與用于 VDD 的 UVLO 相似,這里存在遲滯 (VVCCI_HYS) 以確保穩(wěn)定運(yùn)行。
| 條件 | 輸入 | 輸出 | ||
|---|---|---|---|---|
| INA | INB | OUTA | OUTB | |
| 器件啟動期間 VCCI-GND < VVCCI_ON | H | L | L | L |
| 器件啟動期間 VCCI-GND < VVCCI_ON | L | H | L | L |
| 器件啟動期間 VCCI-GND < VVCCI_ON | H | H | L | L |
| 器件啟動期間 VCCI-GND < VVCCI_ON | L | L | L | L |
| 器件啟動后 VCCI-GND < VVCCI_OFF | H | L | L | L |
| 器件啟動后 VCCI-GND < VVCCI_OFF | L | H | L | L |
| 器件啟動后 VCCI-GND < VVCCI_OFF | H | H | L | L |
| 器件啟動后 VCCI-GND < VVCCI_OFF | L | L | L | L |
| 條件 | INA | INB | OUTA | OUTB |
|---|---|---|---|---|
| 輸入 | 輸出 | |||
| 器件啟動期間 VDD-VSS < VVDD_ON | H | L | L | L |
| 器件啟動期間 VDD-VSS < VVDD_ON | L | H | L | L |
| 器件啟動期間 VDD-VSS < VVDD_ON | H | H | L | L |
| 器件啟動期間 VDD-VSS < VVDD_ON | L | L | L | L |
| 器件啟動后 VDD-VSS < VVDD_OFF | H | L | L | L |
| 器件啟動后 VDD-VSS < VVDD_OFF | L | H | L | L |
| 器件啟動后 VDD-VSS < VVDD_OFF | H | H | L | L |
| 器件啟動后 VDD-VSS < VVDD_OFF | L | L | L | L |