4 引腳配置和功能

圖 4-1 DWK 封裝，14 引腳 SOIC（頂視圖）

表 4-1 引腳功能

引腳		類型⁽¹⁾	說明
名稱	編號(hào)	類型⁽¹⁾	說明
DT	6	I	DT 引腳配置：將 DT 連接到 VCCI 可禁用 DT 功能并允許輸出重疊。在 DT 和 GND 之間放置一個(gè)電阻器 (R_DT) 可根據(jù)以下公式調(diào)整死區(qū)時(shí)間：DT (ns) = 10 × R_DT (kΩ)。TI 建議靠近 DT 引腳放置一個(gè) ≤1nF 的陶瓷電容器來旁路此引腳，從而實(shí)現(xiàn)更佳的抗噪性能。不建議將 DT 引腳懸空。
EN	5	I	設(shè)置為高電平時(shí)會(huì)同時(shí)啟用兩個(gè)驅(qū)動(dòng)器輸出，而設(shè)置為低電平時(shí)則會(huì)禁用輸出。如果不使用該引腳，則建議將其連接至 VCCI，以實(shí)現(xiàn)更好的抗噪性能。連接到遠(yuǎn)距離微控制器時(shí)，可在靠近 EN 引腳處放置約 1nF 的低 ESR/ESL 電容器進(jìn)行旁路。
GND	4	P	初級(jí)側(cè)地基準(zhǔn)。初級(jí)側(cè)的所有信號(hào)都以該地為基準(zhǔn)。
INA	1	I	A 通道的輸入信號(hào)。INA 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時(shí)在內(nèi)部被拉至低電平。為了實(shí)現(xiàn)更好的抗噪性能，如果不使用該引腳，則建議將其接地。
INB	2	I	B 通道的輸入信號(hào)。INB 輸入具有兼容 TTL/CMOS 的輸入閾值。該引腳在保持開路時(shí)在內(nèi)部被拉至低電平。為了實(shí)現(xiàn)更好的抗噪性能，如果不使用該引腳，則建議將其接地。
NC	7	–	無內(nèi)部連接。此引腳可保持懸空、連接至 VCCI 或連接至 GND。
OUTA	15	O	驅(qū)動(dòng)器 A 的輸出。連接到 A 通道 FET 或 IGBT 的柵極。
OUTB	10	O	驅(qū)動(dòng)器 B 的輸出。連接到 B 通道 FET 或 IGBT 的柵極。
VCCI	3	P	初級(jí)側(cè)電源電壓。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進(jìn)行去耦（連接至 GND）。
VCCI	8	P	初級(jí)側(cè)電源電壓。此引腳在內(nèi)部短接至引腳 3。
VDDA	16	P	驅(qū)動(dòng)器 A 的次級(jí)側(cè)電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進(jìn)行去耦（連接至 VSSA）。
VDDB	11	P	驅(qū)動(dòng)器 B 的次級(jí)側(cè)電源。使用盡可能靠近器件的低 ESR/ESL 電容器在本地進(jìn)行去耦（連接至 VSSB）。
VSSA	14	P	次級(jí)側(cè)驅(qū)動(dòng)器 A 接地。次級(jí)側(cè) A 通道的接地參考。
VSSB	9	P	次級(jí)側(cè)驅(qū)動(dòng)器 B 接地。次級(jí)側(cè) B 通道的接地參考。

(1) P = 電源，I = 輸入，O = 輸出