ZHCSF55F June 2016 – November 2024 UCC21520
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| tRISE | 輸出上升時間，20% 至 80% 測量點 | COUT = 1.8nF | 6 | 16 | ns | |
| tFALL | 輸出下降時間，90% 至 10% 測量點 | COUT = 1.8nF | 7 | 12 | ns | |
| tPWmin | 最小脈寬 | 低于最小值時輸出關閉，COUT = 0pF | 20 | ns | ||
| tPDHL | 從 INx 至 OUTx 下降沿的傳播延遲 | 26 | 33 | 45 | ns | |
| tPDLH | 從 INx 至 OUTx 上升沿的傳播延遲 | 26 | 33 | 45 | ns | |
| tPWD | 脈寬失真 |tPDLH – tPDHL| | 6 | ns | |||
| tDM | 雙通道驅動器的傳播延遲匹配 | 輸入脈寬 = 100ns，500kHz，TJ = -40°C 至 -10°C |tPDLHA – tPDLHB|，|tPDHLA – tPDHLB| |
6.5 | ns | ||
| tDM | 雙通道驅動器的傳播延遲匹配 | 輸入脈寬 = 100ns，500kHz，TJ = -10°C 至 +150°C |tPDLHA – tPDLHB|，|tPDHLA – tPDHLB| |
5 | ns | ||
| tVCCI+ to OUT | VCCI 上電延遲時間：UVLO 上升至 OUTA、OUTB | INA 或 INB 連接到 VCCI | 50 | μs | ||
| tVDD+ to OUT | VDDA。VDDB 上電延遲時間：UVLO 上升至 OUTA、OUTB | INA 或 INB 連接到 VCCI | 10 | μs | ||
| |CMH| | 高電平共模瞬態抗擾度（請參閱節 7.6） | GND 與 VSSA/B 的壓擺率，INA 和 INB 都連接至 GND 或 VCCI；VCM = 1500V | 125 | V/ns | ||
| |CML| | 低電平共模瞬態抗擾度（請參閱節 7.6） | GND 與 VSSA/B 的壓擺率，INA 和 INB 都連接至 GND 或 VCCI；VCM = 1500V | 125 | V/ns | ||