ZHCSSX2A August 2023 – September 2023 UCC14340-Q1
PRODUCTION DATA
6 引腳配置和功能
圖 6-1 DWN 封裝，36 引腳 SSOP（頂視圖）
表 6-1 引腳功能
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| GNDP | 1、2、5、8、9、10、11、12、13、14、15、16、17、18 | G | VIN 的初級側(cè)接地連接。引腳 1、2 和 5 是模擬地。引腳 8、9、10、11、12、13、14、15、16、17 和 18 是電源地。在覆銅上放置幾個過孔以進行散熱。請參閱布局指南 部分。 |
| PG | 3 | O | 低電平有效電源正常開漏輸出引腳。當 (VVIN_UVLOP ≤ VVIN ≤ VVIN_OVLOP)、(VVDD_UVP ≤ VFBVDD ≤ VVDD_OVP)、(VVEE_UVP ≤ VFBVEE ≤ VVEE_OVP)、TJ_Primary ≤ TSHUTPPRIMARY_RISE 和 TJ_secondary ≤ TSHUTSSECONDARY_RISE 時，PG 保持低電平 |
| ENA | 4 | I | 啟用引腳。強制 ENA 為低電平會禁用器件。上拉至高電平以啟用正常的器件功能。建議最大值為 5.5V。 |
| VIN | 6、7 | P | 初級輸入電壓。引腳 6 用于模擬輸入，引腳 7 用于電源輸入。對于引腳 7，將兩個 10μF 陶瓷電容器從電源 VIN 引腳 7 連接到電源 GNDP 引腳 8。在引腳 7 和引腳 8 附近連接一個 0.1μF 高頻旁路陶瓷電容器。 |
| VEE | 19、20、21、22、23、24、25、26、27、30、31、36 | G | 用于 VDD 和 COM 的次級側(cè)參考連接。VEE 引腳用于高電流返回路徑。 |
| VDD | 28、29 | P | 來自變壓器的次級側(cè)隔離式輸出電壓。在 VDD 和 VEE 之間連接一個 10μF 和一個并聯(lián)的 0.1μF 陶瓷電容。0.1μF 陶瓷電容是高頻旁路，必須靠近 IC 引腳。 |
| RLIM | 32 | P | 第二個次級側(cè)隔離式輸出電壓電阻，用于限制從 VDD 到 COM 節(jié)點的拉電流和從 COM 到 VEE 的灌電流。在 RLIM 和 COM 之間連接一個電阻以調(diào)節(jié) (COM – VEE) 電壓。有關更多詳情，請參閱 RLIM 電阻器選型。 |
| FBVEE | 33 | I | 反饋 (COM – VEE) 輸出電壓檢測引腳用于調(diào)整輸出 (COM – VEE) 電壓。在 COM 和 VEE 之間連接一個電阻分壓器，使中點連接到 FBVEE，調(diào)節(jié)時的等效 FBVEE 電壓為 2.5V。在低側(cè)反饋電阻并聯(lián)一個 330pF 陶瓷電容，用于高頻去耦。用于高頻旁路的 330pF 陶瓷電容器必須緊挨著頂層或底層（兩層通過過孔連接）的 FBVEE 和 VEEA IC 引腳。 |
| FBVDD | 34 | I | 反饋 (VDD – VEE) 輸出電壓檢測引腳用于調(diào)整輸出 (VDD – VEE) 電壓。在 VDD 和 VEE 之間連接一個電阻分壓器，使中點連接到 FBVDD，調(diào)節(jié)時的等效 FBVDD 電壓為 2.5V。在低側(cè)反饋電阻并聯(lián)一個 330pF 陶瓷電容，用于高頻去耦。用于高頻旁路的 330pF 陶瓷電容器必須緊挨著頂層或底層（兩層通過過孔連接）的 FBVDD 和 VEEA IC 引腳。 |
| VEEA | 35 | G | 用于噪聲敏感模擬反饋輸入、FBVDD 和 FBVEE 的次級側(cè)模擬檢測參考連接。將低側(cè)反饋電阻和高頻去耦濾波電容連接到靠近 VEEA 引腳和各自的反饋引腳 FBVDD 或 FBVEE。連接到次級側(cè)柵極驅(qū)動最低電壓基準 VEE。使用單點連接并將高頻去耦陶瓷電容器靠近 VEEA 引腳放置。請參閱布局指南 部分。 |
(1) P = 電源，G = 地，I = 輸入，O = 輸出