ZHCSSX2A August 2023 – September 2023 UCC14340-Q1
PRODUCTION DATA
8.3.2 輸出電壓軟啟動
圖 8-5 展示了 UCC14340-Q1 軟啟動時兩個輸出軌的上電圖。在 VVIN > VVIN_UVLOP 并且 ENA 被拉高后，軟啟動序列開始并以軟占空比增量進行突發(fā)占空比控制。隨著時間的推移，突發(fā)占空比由初級側(cè)控制信號 (DSS_PRI) 逐漸從 12.5% 增加到 50%，因此 VVDD-VEE 和 VCOM-VEE 都以受控的淺上升斜率按比例增加。當 VVDD-VEE 增加到高于 VVDD_UVLOS 時，反饋環(huán)路通信通道有足夠的偏置電壓，因此次級側(cè)的突發(fā)反饋控制將接管。因此，DSS_PRI 會被拉高，不再影響突發(fā)占空比。突發(fā)占空比通過比較 VFBVDD 和 VREF 來確定。VREF 以七個增量步長從 0.9V 增加到 2.5V，其中第一個 0.4V 階躍將 VREF 從 0.9V 升壓到 1.3，然后接下來的六個 0.2 階躍將 VREF 從 1.3 升壓到 2.5V。每個階躍持續(xù) 128μs。在 VVDD-VEE > VVDD_UVP 后，VCOM-VEE 的 RLIM 拉電流/灌電流穩(wěn)壓器將被啟用。RLIM 引腳的拉電流或灌電流極性通過比較 VFBVEE 和 VREF 來確定，從而使 VCOM-VEE 保持在嚴格的穩(wěn)壓范圍內(nèi)。在 VVDD-VEE 或 VCOM-VEE 上升至其 UVP 閾值以上后，VVDD-VEE UVP 和 VCOM-VEE UVP 及 OVP 的抗尖峰脈沖時間為 3ms（典型值），然后通過拉低 PG 電壓來發(fā)出電源正常信號。僅在啟動期間發(fā)出電源正常信號之前應用 3ms（典型值）的抗尖峰脈沖時間。它為 VVDD-VEE 和 VCOM-VEE 提供了足夠的時間，使其能夠在啟動后穩(wěn)定在其調(diào)節(jié)滯環(huán)內(nèi)，從而使轉(zhuǎn)換器不會在啟動期間因過沖或下沖而關(guān)斷。
軟啟動功能大大降低了上電期間的輸入浪涌電流。此外，如果 VVDD-VEE 無法在 tSOFT_START_TIME_OUTms 內(nèi)達到 VVDD_UVLOS，則器件會在安全狀態(tài)下關(guān)斷。軟啟動超時功能可在上電期間輸出短路或過載情況下保護模塊。
圖 8-5 輸出電壓軟啟動圖