ZHCSRY5A april 2023 – august 2023 UCC14241-Q1
PRODUCTION DATA
11.3.1.2 COM-VEE 電壓調(diào)節(jié)
COM-VEE 輸出將 VDD-VEE 輸出作為其輸入，并產(chǎn)生穩(wěn)定的輸出電壓。盡管工作原理并不完全相同，但它可被視為 VDD-VEE 的 LDO 輸出。由于其輸入電壓為 VDD-VEE，來自 COM-VEE 的最大輸出電壓是 VDD 和 VEE 之間的電壓。
COM-VEE 輸出穩(wěn)壓器級使用與外部限流電阻器 (RLIM) 串聯(lián)的內(nèi)部高側或低側 FET 對 COM-VEE 輸出電壓進行充電或放電。遲滯控制用于控制兩個 FET 的開關實例，可實現(xiàn)精確調(diào)節(jié)的 COM-VEE 電壓。如圖 11-2 所示，COM-VEE 輸出電壓通過 FBVEE 引腳上的分壓器 RFBVEE_TOP 和 RFBVEE_BOT 進行檢測。TI 建議在 FBVEE 引腳上使用一個 330pF 電容器來濾除開關頻率噪聲。當 FBVEE 上的電壓低于充電閾值（比 VFBVEE_REF 低 20mV）時，充電電阻器保持導通狀態(tài)，放電電阻器保持關斷狀態(tài)。COM-VEE 輸出電壓會上升。當 FBVEE 電壓達到停止充電閾值（比 VFBVEE_REF 高 20mV）后，充電電阻器將關斷。輸出電壓會停止上升。當充電電阻器關斷時，放電電阻器由另一個遲滯控制器根據(jù) FBVEE 引腳電壓、基準電壓 VFBVEE_REF 和 20mV 的遲滯進行控制。
COM-VEE 輸出穩(wěn)壓器級將防止在 COM-VEE 短路期間使高側 FET 長時間保持導通。該保護功能通過監(jiān)控 RLIM 引腳電壓和控制高側 FET 占空比來實現(xiàn)。當 COM 引腳電壓低于 0.645V，而 FBVEE 電壓低于 2.48V 時，高側 FET 約 20% 的占空比控制會覆蓋 COM-VEE 穩(wěn)壓器的遲滯控制，每個占空比中的典型導通時間和關斷時間分別為 tRLIM_SHORT_CHRG_ ON_TIME 和 tRLIM_SHORT_CHRG_ OFF_TIME。當 COM 引腳電壓高于 VRLIM_SHORT_CHRG_CMP_RISE 時，占空比控制將被禁用，遲滯控制將恢復正常運行。
圖 11-2 COM-VEE 電壓調(diào)節(jié)
圖 11-3 COM-VEE 電壓調(diào)節(jié)圖