ZHCSQI4 August 2024 TPS55287
PRODUCTION DATA
6.3.5 使能和可編程 UVLO
TPS55287 具有雙功能使能和欠壓鎖定 (UVLO) 電路。當 VIN 引腳上的輸入電壓高于 3V 的輸入 UVLO 上升閾值，并且 EN/UVLO 引腳被拉至 1.15V 以上，但低于 1.23V 的使能 UVLO 閾值時，TPS55287 將被啟用，但仍處于待機模式。TPS55287 開始檢測 MODE 引腳邏輯狀態并選擇 I2C 目標地址。
EN/UVLO 引腳具有精確的 UVLO 電壓閾值，可支持具有遲滯的可編程輸入欠壓鎖定。當 EN/UVLO 引腳電壓大于 UVLO 閾值 1.23V 時，TPS55287 將被啟用以進行 I2C 通信和開關操作。遲滯電流 IUVLO_HYS 從 EN/UVLO 引腳流出，提供的遲滯可防止輸入電壓緩慢變化時出現噪聲引起的開/關抖動。
使用圖 6-1 中所示的電阻分壓器，可使用方程式 1 計算導通閾值。
方程式 1. 
其中
- VUVLO 是 EN/UVLO 引腳上 1.23V 的 UVLO 閾值。
UVLO 導通閾值和關斷閾值之間的遲滯由 EN/UVLO 電阻分壓器中的上電阻器設置，可通過方程式 2 計算。
方程式 2. 
其中
- 當 EN/UVLO 引腳上的電壓高于 VUVLO 時，IUVLO_HYS 為 EN/UVLO 引腳流出的拉電流。
圖 6-1 EN/UVLO 引腳上具有電阻分壓器的可編程 UVLO將 NMOSFET 與電阻分壓器配合使用，可實現邏輯使能和可編程 UVLO，如圖 6-2 所示。EN 邏輯高電平必須大于使能閾值加上 NMOSFET Q1 的 Vth。Q1 還消除了關斷模式下從 VIN 通過 UVLO 電阻分壓器接地的漏電流。
圖 6-2 邏輯使能和可編程 UVLO