ZHCSQY4 November 2023 TPS546B24S
PRODUCTION DATA
TPS546B24S 通過防止低側 FET 在第一個 PWM 脈沖打開高側 FET 之前強制 SW 節點為低電平，來限制啟動期間預偏置輸出電壓的放電流。增加的基準電壓超過 VOSNS 電壓并且高側 SW 脈沖開始后，TPS546B24S 會在每個 SW 周期內以較短的導通時間限制同步整流。最大低側 MOSFET 導通時間會逐周期緩慢增加，直到超過 128 個開關周期并且同步整流器與高側 MOSFET 完全互補。這限制了來自預偏置輸出的電流灌入，并確保輸出電壓啟動和斜坡至調節序列單調增加。
如果預偏置輸出電壓大于 (40h) VOUT_OV_FAULT_LIMIT，TPS546B24S 會在完成 POR 且 VDD5 大于其自己的 3.9V UVLO 時立即響應，即使 EN/UVLO 或 PMBus (01h) OPERATION 命令禁用了轉換也是如此。