ZHCSQ76 December 2022 TPS25961
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 Revision History
- 5 Pin Configuration and Functions
- 6 Specifications
- 7 Detailed Description
- 8 Application and Implementation
- 9 Device and Documentation Support
- 10Mechanical, Packaging, and Orderable Information
7.3.1 欠壓保護 (UVP) 和欠壓鎖定 (UVLO)
TPS25961 持續監控輸入電源，以確保僅當電壓處于足夠的水平時才為負載加電。在啟動條件期間，器件會等待輸入電源上升到高于內部固定閾值 VUVP(R)，然后再繼續開啟 FET。同樣，在導通條件下，如果輸入電源低于 UVP 閾值 VUVP(F)，FET 將關閉。UVP 上升和下降閾值略有不同，從而提供一些遲滯并確保在閾值電壓附近穩定運行。
TPS25961 還提供用戶可調節的 UVLO 機制，以確保僅當電壓達到特定系統要求的足夠水平時才為負載上電。這可以通過對輸入電源進行分頻并將其饋送到 EN/UVLO 引腳來實現。每當 EN/UVLO 引腳上的電壓降至閾值 VUVLO(F) 以下時，器件都會關斷 FET。當電壓上升到閾值 VUVLO(R) 以上時，FET 再次導通。該引腳上的上升和下降閾值略有不同，從而提供一些遲滯并確保在閾值電壓附近穩定運行。
用戶必須適當地選擇電阻分壓器值，以將所需的輸入欠壓電平映射到器件的 UVLO 閾值。
圖 7-1 可調節欠壓鎖定Equation1.