ZHCSQN2A December 2023 – December 2024 TPS1200-Q1
PRODUCTION DATA
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| EN/UVLO | 1 | I |
EN/UVLO 輸入。此引腳上的電壓高于 1.24V 即可實現正常運行。強制此引腳低于 0.3V 會關斷器件,從而將靜態電流降低至約 1.5μA(典型值)。 (可選)通過電阻分壓器連接到輸入電源以設置欠壓鎖定。 當 EN/UVLO 保持懸空時,100nA 的內部下拉會將 EN/UVLO 拉至低電平并使器件保持關斷狀態。 |
| OV | 2 | I |
可調節過壓閾值輸入。在輸入電源 OV 到 GND 之間連接一個電阻梯。當 OVP 上的電壓超過過壓切斷閾值時,PD 被拉至 SRC,從而關斷外部 FET。 當 OV 上的電壓低于 OV 下降閾值時,PU 被上拉至 BST,從而導通外部 FET。 OV 在不使用時必須連接至 GND。當 OV 保持懸空時,100nA 的內部下拉會將 OV 拉至低電平并將 PU 上拉至 BST。 |
| INP | 3 | I |
用于外部放電 FET 控制的輸入信號。兼容 CMOS 的 GND 輸入基準可設置 PD 和 PU 引腳的狀態。 INP 具有下拉至 GND 的 100nA 內部弱下拉,可在 INP 保持懸空時使 PD 保持拉至 SRC。 |
| FLT_GD | 4 | O | 柵極驅動器 UVLO 的開漏故障輸出。當 PU 至 SRC 之間的柵極驅動器高于 7.5V 時,該引腳置為低電平。 |
| FLT | 5 | O | 開漏故障輸出。在短路故障、輸入 UVLO、過壓和 SCP 比較器診斷期間,此引腳將置為低電平。如果不需要 FLT 功能,請將其連接到 GND。 |
| GND | 6 | G | 將 GND 連接到系統地。 |
| CS_SEL | 7 | I |
電流檢測選擇輸入。將該引腳接地以激活高側電流檢測。將該引腳驅動至 >2V 以激活低側電流檢測。 CS_SEL 具有下拉至 GND 的 100nA 內部弱下拉。 |
| ISCP | 8 | I | 短路檢測設置。ISCP 與 GND 之間的電阻器可以設置短路電流比較器閾值。 如果不需要短路保護功能、則將 CS+、CS- 和 VS 引腳連接在一起,并將 ISCP 和 TMR 引腳連接到 GND。 |
| TMR | 9 | I | 故障計時器輸入。TMR 引腳與 GND 之間的電容器可設置短路故障關斷的延遲時間。 將它保持開路可設置最快速度。如果不需要短路保護功能、則將 CS+、CS- 和 VS 引腳連接在一起,并將 ISCP 和 TMR 引腳連接到 GND。 |
| SCP_TEST | 10 | I |
內部短路比較器 (SCP) 診斷輸入。 如果在 INP 拉至高電平的情況下將 SCP_TEST 驅動為低電平至高電平,則會檢查內部 SCP 比較器的運行情況。如果 SCP 比較器正常運行,則 FLT 變為低電平,而 PD 被拉至 SRC。 如果不需要此功能,請將 SCP_TEST 引腳連接到 GND。 SCP_TEST 具有下拉至 GND 的 100nA 內部弱下拉。 |
| NC | 11 | — | 無連接。 |
| BST | 12 | O | 高側自舉電源。必須在此引腳和 SRC 之間連接一個最小值超過外部 FET Qg(tot) 的外部電容器。 |
| SRC | 13 | O | 外部 FET 的源極連接。 |
| PD | 14 | O | 高電流柵極驅動器下拉。此引腳下拉至 SRC。為了實現最快的關斷,請將此引腳直接連接到外部高側 MOSFET 的柵極。 |
| PU | 15 | O | 高電流柵極驅動器上拉。此引腳上拉至 BST。將此引腳連接到 PD 可獲得最大柵極驅動轉換速度。在此引腳和外部 MOSFET 的柵極之間可以連接一個電阻器來控制開通期間的浪涌電流。 |
| CS– | 17 | I | 電流檢測負輸入。 |
| CS+ | 18 | I | 電流檢測正輸入。 |
| NC | 19 | — | 無連接。 |
| VS | 20 | P | 控制器的電源引腳。 |