性欧美丰满熟妇xxxx性久久久 ,久久久久AV无码免费网,成人做爰黄A片免费看亲小花园

ZHCSNS0A November 2024 – October 2025 TCAN2855-Q1 , TCAN2857-Q1

PRODUCTION DATA

請參考 PDF 數據表獲取器件具體的封裝圖。

機械數據 (封裝 | 引腳)

RHB|32

散熱焊盤機械數據 (封裝 | 引腳)

6.9 開關特性

在建議運行范圍下（除非另有說明）

參數		測試條件	最小值	典型值	最大值	單位
發送器和接收器時序 (CAN FD SIC)
t_{prop(TxD-busrec)}	傳播延遲時間，低電平到高電平的 TXD 邊沿到驅動器隱性狀態（顯性狀態到隱性狀態）	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；請參閱圖 7-4		55	80	ns
t_{prop(TxD-busdom)}	傳播延遲時間，高電平到低電平的 TXD 邊沿到驅動器顯性狀態（隱性狀態到顯性狀態）	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；請參閱圖 7-4		55	80	ns
t_sk(p)	脈沖偏斜 (\|t_pHR – t_pLD\|)	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；請參閱圖 7-4		15	25	ns
t_R	差動輸出信號上升時間：	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；請參閱圖 7-4		20	55	ns
t_F	差動輸出信號下降時間：	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；請參閱圖 7-4		30	55	ns
t_{prop(busrec-RXD)}	傳播延遲時間，總線隱性輸入到 RXD 高電平輸出（顯性狀態到隱性狀態）	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；C_CRXD = 15pF；請參閱圖 7-5		65	110	ns
t_{prop(busdom-RXD)}	傳播延遲時間，總線顯性輸入到 RXD 低電平輸出（隱性狀態到顯性狀態）	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，R_CM = 開路；C_CRXD = 15pF；請參閱圖 7-5		60	110	ns
t_LOOP	環路延遲⁽¹⁾	45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，C_CRXD = 15pF，4.5V ≤ VCAN ≤ 5.5 V，VCC1 ± 2%，請參閱圖 7-6			190	ns
CAN FD SIC 開關特性
t_PAS__{REC_START}	被動隱性階段的信號增強開始時間	從 TXD 上升沿（斜率 < 5ns，50% 閾值）開始測量，持續到信號改善階段結束；請參閱圖 7-22 R_{DIFF_PAS_REC} ≥ MIN R_{DIFF_ACT_REC}； R_SE__CANH/L ≥ MIN R_{SE_SIC_REC}			530	ns
t_{ACT_REC_START}	主動信號改善階段的開始時間	在 50% 閾值且斜率 < 5ns 時從 TXD 上升沿開始測量。請參閱圖 7-22			120	ns
t_{ACT_REC_END}	主動信號改善階段的結束時間	在 50% 閾值且斜率 < 5ns 時從 TXD 上升沿開始測量。請參閱圖 7-22	355			ns
t_ΔBit(Bus)	傳輸的隱性位寬差異	典型條件：45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，C_CRXD = 15pF；t_ΔBit(Bus) = t_Bit(Bus) -t_Bit(TXD) 請參閱圖 7-6	-10		10	ns
t_ΔBit(RXD)	在 5Mbps 下接收的隱性位寬差異⁽³⁾	典型條件：45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，C_CRXD = 15pF；t_ΔBit(RXD) = t_Bit(RXD) -t_Bit(TXD) 請參閱圖 7-6	-30		20	ns
t_ΔREC	接收器時序對稱性差異⁽²⁾	典型條件：45Ω ≤ R_L ≤ 65Ω，C_L = 100pF，C_CRXD = 15pF，t_ΔREC = t_Bit(RXD) -t_Bit(Bus)，請參閱圖 7-6	-20		15	ns
開關特性 (LIN)
t_{rx_pdr} t_{rx_pdf}	接收器上升/下降傳播延遲時間（ISO/DIS 17987 參數 31）	R_LRXD = 2.4kΩ，C_RXD = 20pF（請參閱圖 7-14）			6	μs
t_{rs_sym}	接收器傳播對稱性延遲時間接收器上升傳播延遲時間（ISO/DIS 17987 參數 32）	上升沿與下降沿的相對關系，(t_{rx_sym} = t_{rx_pdf} – t_{rx_pdr})，R_RXD = 2.4k?，C_LRXD = 20pF (圖 7-14)	-2		2	μs
t_LINBUS	LIN 喚醒時間（LIN 總線上用于喚醒的最短顯性時間）	請參閱圖 8-31	25	100	150	μs
t_CLEAR	在 LIN 總線出現卡滯顯性故障時清除錯誤喚醒預防邏輯所需的時間（LIN 總線清除總線卡滯顯性故障的隱性時間）	請參閱圖 8-31	10		60	μs
快速模式 (LIN)
DR	數據速率	5.5V ≤ VSUP ≤ 18V，R_LIN = 500Ω 且 C_LIN(bus) = 600pF			200	kbps
t_{rx_pdr} t_{rx_pdf}	接收器上升/下降傳播延遲時間（ISO/DIS 17987 參數 31）	R_LRXD = 2.4k?，C_LRXD = 20pF（請參閱圖 7-14）			5	μs
t_txr/f	LIN 發送器上升和下降時間	5.5V ≤ VSUP ≤ 18V，R_LIN = 500Ω 且 C_LIN(bus) = 600pF			1.5	μs
SPI 開關特性
f_SCK	SCK，SPI 時鐘頻率 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1，且如果存在寄存器 BYTE_CNT，則 09h[3]=1b（雙字節模式）			2	MHz
f_SCK	SCK，SPI 時鐘頻率 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1，且如果存在寄存器 BYTE_CNT，則 09h[3]=0b（單字節模式）			4	MHz
t_SCK	SCK，SPI 時鐘周期 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17 如果存在寄存器 BYTE_CNT，則 09h[3]=0b（單字節模式）	250			ns
t_SCK	SCK，SPI 時鐘周期 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17 如果存在寄存器 BYTE_CNT，則 09h[3]=1b（雙字節模式）	500			ns
t_SCKR	SCK 上升時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-16	40			ns
t_SCKF	SCK 下降時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17	40			ns
t_SCKH	SCK，SPI 時鐘高電平 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17 如果存在寄存器 BYTE_CNT，則 09h[3]=1b（雙字節模式）	250			ns
t_SCKH	SCK，SPI 時鐘高電平 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17 如果存在寄存器 BYTE_CNT，則 09h[3]=0b（單字節模式）	125			ns
t_SCKL	SCK，SPI 時鐘低電平 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17 如果存在寄存器 BYTE_CNT，則 09h[3]=1b（雙字節模式）	250			ns
t_SCKL	SCK，SPI 時鐘低電平 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17 如果存在寄存器 BYTE_CNT，則 09h[3]=0b（單字節模式）	125			ns
t_nCSS	nCS 芯片選擇建立時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-16			100	ns
t_nCSH	nCS 芯片選擇保持時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-16			100	ns
t_nCSD	nCS 芯片選擇禁用時間，單字節模式或雙字節模式，f_SCK ≤2 MHz ⁽³⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1； f_SCK ≤ 2MHz 的單字節模式或雙字節模式，請參閱圖 7-17	50			ns
t_SISU	數據輸入建立時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17	50			ns
t_SIH	數據輸入保持時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17	50			ns
t_SOV	數據輸出有效 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17			80	ns
t_RSO	SO 上升時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17			40	ns
t_FSO	SO 下降時間 ⁽²⁾	正常模式和待機模式、睡眠模式 - 如果存在 VCC1；請參閱圖 7-17			40	ns

(1) 從 TXD 輸入上的信號邊沿到 RXD 輸出上極性相同的下一個信號邊沿的時間，將考慮兩個信號邊沿的最大延遲。

(2) 根據設計指定

(3) 對于雙字節 SPI 讀取和寫入，SPI_CONFIG 寄存器 8'h09[3] = 1b，最大 SPI 時鐘為 2MHz，此處顯示的是單字節讀取和寫入。