ZHCSNS0A November 2024 – October 2025 TCAN2855-Q1 , TCAN2857-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 終端 | 上拉或下拉 | 注釋 |
|---|---|---|
| SW | 60kΩ 下拉或上拉 | 當(dāng) SW 引腳高電平有效時(shí)，引腳弱偏置輸入到 GND。 當(dāng) SW 引腳低電平有效時(shí)，引腳弱偏置輸入到 VCC1 或內(nèi)部電壓導(dǎo)軌 |
| SCK | 60kΩ 下拉或上拉 | 根據(jù)所選的弱偏置輸入的 SPI 模式，自動(dòng)配置為上拉或下拉
|
| SDI | 60kΩ 下拉或上拉 | 根據(jù) SPI_CONFIG 寄存器 8'h09[2] 中的 SDI_POL 配置，輸入引腳被配置為上拉或下拉，從而弱偏置輸入 |
| nCS | 60kΩ 上拉 | 對(duì)輸入進(jìn)行弱偏置，使得器件未被選中 |
| nRST | 30kΩ 上拉 | 上拉至 VCC1 |
| LIN | 40kΩ 上拉 | 弱偏置 |
| LTXD | 60kΩ 上拉 | 弱偏置輸入 |
| CTXD | 60kΩ 上拉 | 弱偏置輸入 |
器件運(yùn)行不應(yīng)依賴內(nèi)部偏置作為唯一的端接，尤其是在噪聲環(huán)境下，但必須將其視為失效保護(hù)。當(dāng)器件與帶有開漏輸出的 MCU 搭配使用時(shí)，需特別小心。