當 TEC_CNTR_TRIG 為 1（GPIO 引腳）時：
- 1 個 TEC 周期 + 2ns 的時序精度要求 20% 至 80% 的上升時間小于或等于 1ns。
- GPIOx 上升沿不得出現在 SCS 上升的 10ns 內，此期間會將 TEC_CNTR_EN 從 0 設置為 1。
- GPIOx 必須保持高電平 10ns。
- 讀取 TEC_CNTR 的 LSB 后，新的 GPIOx 觸發器不得在 SPI SCS 上升沿的 1μs 內到達。
當 TEC_CNTR_TRIG 為 0 (SPI) 時：
- 1 個 TEC 周期 + 2ns 的時序精度要求 80% 至 20% 的下降時間小于或等于 1ns。
- TEC 計數器在 SPI SCS 的下降沿被捕獲到 TEC_CNTR 寄存器。無需額外的時間來讀回或預鎖存寄存器。